Проектирование аналоговых блоков интегральных схем с низким напряжением питания тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат наук Русанов, Александр Валерьевич

  • Русанов, Александр Валерьевич
  • кандидат науккандидат наук
  • 2013, Воронеж
  • Специальность ВАК РФ05.27.01
  • Количество страниц 98
Русанов, Александр Валерьевич. Проектирование аналоговых блоков интегральных схем с низким напряжением питания: дис. кандидат наук: 05.27.01 - Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах. Воронеж. 2013. 98 с.

Оглавление диссертации кандидат наук Русанов, Александр Валерьевич

Содержание

ВВЕДЕНИЕ

ГЛАВА 1. ОСОБЕННОСТИ РАЗРАБОТКИ АНАЛОГОВЫХ ИС С НИЗКИМ НАПРЯЖЕНИЕМ ПИТАНИЯ

1.1 Тенденции развития микроэлектроники

1.2 Мощность рассеивания

1.3 Аналоговые схемы в короткоканальных технологиях

1.3.1 Модуляция длины канала транзистора в субмикронных технологиях

1.3.2 Проблема высокого порогового напряжения

Выводы к главе 1

ГЛАВА 2 РАЗРАБОТКА СПОСОБА СНИЖЕНИЯ ПОРОГОВОГО НАПРЯЖЕНИЯ МОПТ

2.1 МОПТ с электрически соединенными затвором и карманом

2.2 Физические явления и процессы в структуре МОПТ при электрическом соединении затвора и кармана

2.3 Р-канальный МОПТ с электрическим соединением затвора и кармана

2.4 Физическая реализация МОПТ с электрическим соединением кармана и затвора

Выводы к главе 2

ГЛАВА 3 МОДЕЛЬ МОПТ С ЭЛЕКТРИЧЕСКИ СОЕДИНЕННЫМИ ЗАТВОРОМ И КАРМАНОМ

3.1 Общие сведения

3.2 Алгоритм разработки макромодели МОПТ с электрически соединенными затвором и карманом

3.3 Вольт-амперные характеристики компонент тока

3.4 Аппроксимация зависимостей компонент выходного тока от напряжения на затворе

3.4.1 Аппроксимация зависимости компоненты тока в глубине кармана

от напряжения на затворе

3.4.2 Аппроксимация зависимости тока в канальной области от

напряжения на затворе

3.5 Макромодель МОПТ с электрическим соединением затвора и

кармана

Выводы к главе 3

ГЛАВА 4 РАЗРАБОТКА БЛОКА ОПЕРАЦИОННОГО УСИЛИТЕЛЯ С ПРИМЕНЕНИЕМ МОПТ С ЭЛЕКТРИЧЕСКИ СОЕДИНЕННЫМИ

ЗАТВОРОМ И КАРМАНОМ

4.1 Общие сведения о операционных усилителях

4.1.1 Дифференциальный усилитель

4.1.2 Выходной каскад ОУ

4.3 Разработка операционного усилителя

4.3.1 Обоснование выбора технологического процесса

4.3.2 Описание протипа

4.3.3 ОУ на МОПТ с электрически соединенными карманом и затвором

4.3.4 Характеризация схем ОУ

4.3.5 Топологическое проектирование ОУ на МОПТ с электрически соединенными затвором и карманом

4.4 Анализ результатов

Выводы к главе 4

ОСНОВНЫЕ ВЫВОДЫ И РЕЗУЛЬТАТЫ

СПИСОК ЛИТЕРАТУРЫ

Приложение 1

Приложение 2

Приложение 3

Рекомендованный список диссертаций по специальности «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», 05.27.01 шифр ВАК

Введение диссертации (часть автореферата) на тему «Проектирование аналоговых блоков интегральных схем с низким напряжением питания»

ВВЕДЕНИЕ

Актуальность темы. Номенклатура современных полупроводниковых изделий очень разнообразна: от электронных компонентов (транзисторы, диоды и т.п.) до интегральных схем (ИС) с высокой степенью интеграции. На сегодняшний день, одними из наиболее востребованных являются ИС цифровой обработки сигналов - цифро-аналоговые и аналого-цифровые преобразователи (ЦАП и АЦП).

Рост требований современной электронной индустрии к скорости обработки сигналов привел к появлению на рынке ИС АЦП с быстродействием более 200 MSPS. Столь высокие скорости выборок при приемлемом энергопотреблении обусловлены особенностями их схемотехники и передовыми технологиями изготовления ИС. Отечественная электронная промышленность обладает рядом таких технологических процессов (например, короткоканальные 180 и 90 нм технологические процессы ОАО «НИИМЭ и «Микрон»). Несмотря на это, существующий рынок АЦП в России представлен в основном зарубежными изделиями, причем даже в этом секторе доступ к скоростным АЦП ограничен. Имеющиеся решения в основном предназначены для применения в специальной аппаратуре, при этом разрабатываемые в последнее время АЦП в большей степени закрывают потребности в элементной базе, разработанной несколько лет назад, и не соответствует современным требованиям.

Основным сдерживающим фактором в развитии разработок отечественных высокоскоростных АЦП является дефицит теоретических основ проектирования аналоговых схем в короткоканальных технологиях. Современные поколения технологических процессов предлагают низкое напряжение питания (1.8 В и менее), которого часто бывает недостаточно для достижения приемлемых технических характеристик аналоговой схемы.

Поэтому формирование теоретических основ проектирования аналоговых схем в короткоканальных технологиях является актуальной задачей.

Цели и задачи исследования. Целью диссертации является разработка метода проектирования аналоговых блоков ИС с низким напряжением питания. Для достижения поставленной цели определены следующие задачи:

1. Разработка способа снижения порогового напряжения МОП-транзистора (МОПТ), для обеспечения реализации аналоговых блоков ИС.

2. Разработка модели МОПТ со сниженным пороговым напряжением для проведения автоматизированного проектирования аналоговых ИС.

3. Разработка схемотехнического и топологического решения аналогового устройства на примере операционого усилителя с использованием МОПТ со сниженным пороговым напряжением.

Научная новизна. В диссертации получены следующие научно-технические результаты:

1. Впервые разработан способ снижения порогового напряжения МОПТ за счет одновременной работы полевого эффекта и паразитного латерального биполярного транзистора МОПТ структуры. Впервые разработано топологическое решение МОПТ со сниженным пороговым напряжением. Авторские права на разработанную топологию зарегистрированы в Роспатенте (свидетельство о государственной регистрации топологии интегральной микросхемы № 2013630073)

2. Впервые разработана эквивалентная схема МОПТ со сниженным пороговым напряжением. Предложенная эквивалентная схема основана на учете одновременной работы двух физических эффектов: полевого и паразитного латерального биполярного транзистора МОПТ структуры. Получена аналитическая зависимость тока стока МОПТ от входного напряжения.

3. На основе предложенного способа снижения порогового напряжения МОПТ впервые разработан блок операционного усилителя по субмикронной

технологии SMOS8MV с минимальными проектными нормами 0.25 мкм зарубежной полупроводниковой фабрики Freescale semiconductor.

Практическая значимость

1. Научное значение полученных результатов заключается в возможности создания аналоговых блоков ИС по современным субмикронным и глубоко субмикронным технологиям с низким напряжением питания с использованием стандартных библиотек технологических компонентов с эффективной схемотехнической реализацией.

2. Разработанный способ снижения порогового напряжения МОПТ имеет высокую практическую ценность для областей разработки и промышленного производства современных компонентов отечественной микроэлектронной базы за счет возможности простой реализации аналоговых устройств, повышения эффективности работы уже имеющихся схемотехнических решений, существенного сокращения временных затрат на этапах разработки, измерений и исследований.

3. Результаты диссертации использованы при разработки ИС приемника LVDS (low-voltage differential signaling - низковольтная дифференциальная передача сигналов), проектируемого ОАО «НИИЭТ» (г. Воронеж). Использование результатов диссертации подтверждается Актом о внедрении результатов диссертации.

Значимость для учебного процесса.

Материалы диссертации используются в учебном процессе кафедры радиоэлектронных устройств и систем ФГБОУ ВПО «Воронежский государственный технический университет», учебных курсах теоретической и практической подготовки/переподготовки специалистов в области проектирования систем в корпусе (SiP) и программе дистанционной подготовки/переподготовки специалистов в области проектирования 3D изделий наноэлектроники ФГБОУ ВПО «Воронежский государственный технический университет» совместно с «Роснано».

Основные положения, выносимые на защиту.

1. Способ снижения порогового напряжения МОПТ за счет одновременной работы полевого эффекта и паразитного латерального биполярного транзистора МОПТ структуры.

2. Эквивалентная электрическая схема МОПТ со сниженным пороговым напряжением, функционально представляющая собой параллельное соединение латерального биполярного и полевого транзисторов.

3. Блок операционного усилителя, разработанного по субмикронной технологии SMOS8MV с минимальными проектными нормами 0.25 мкм зарубежной полупроводниковой фабрики Freescale semiconductor.

Апробация работы. Основные результаты диссертации докладывались на следующих научных конференциях: всероссийской научно-технической конференции с международным участием «Современные проблемы радиоэлектроники» (Красноярск, 2012), региональной научной конференции студентов, аспирантов и молодых ученых «Инновационные технологии и материалы в области электроники, приборостроения, машиностроения» (Воронеж, 2012), всероссийской научно-практической конференции студентов, аспирантов и молодых ученых «Инновационные технологии и материалы» (Воронеж, 2011).

Публикации. По теме диссертации опубликовано 12 научных работ, в том числе 5 - в изданиях, рекомендованных ВАК РФ, 1 свидетельство о государственной регистрации топологии интегральной схемы. В работах, опубликованных в соавторстве и приведенных в конце автореферата, лично соискателю принадлежат: [63, 92, 93] - проведение исследований, моделирование и анализ схемотехнических и топологических решений, [64, 65] -проведение расчетов, математическое моделирование, [74, 105] разработка топологии, [103, 104] анализ схемотехнических и топологических решений, [96 - 99] - подготовка разделов по проектированию топологии аналоговых схем.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения и списка литературы, содержащего 105 наименования. Основная часть работы изложена на 98 страницах, содержит 55 рисунков и 5 таблиц.

ГЛАВА 1. ОСОБЕННОСТИ РАЗРАБОТКИ АНАЛОГОВЫХ ИС С НИЗКИМ НАПРЯЖЕНИЕМ ПИТАНИЯ

1.1 Тенденции развития микроэлектроники

Микроэлектроника - наиболее развивающаяся отрасль промышленности. Постоянное улучшение характеристик

полупроводниковых приборов, в течение 30 лет, привело к повышению степени интеграции (числа транзисторов на кристалле) более чем в 1600 раз и увеличению тактовой частоты микропроцессоров более чем в 3000 раз [1, 2]. Основой такого успешного развития микроэлектроники стала разработка принципов масштабирования физической структуры полупроводниковых приборов [1]. Справедливость этих суждений подтверждают данные об эволюции основных параметров процессоров Intel Pentium с 1993 по 2005 годы [3], представленные в табл. 1.1

Таблица 1.1

Эволюция процессоров Intel Pentium с развитием технологий производства ИС.

Технология, нм Напряжение питания, В Тактовая частота, МГц Площадь кристалла, мм2 Кол-во. транзисторов, млн. шт. Мощность тепловыделения, Вт . . .

800 5 66 294 3,1 16

600 3,3 100 148 3,2 10,1

350 3,3 300 203 7,5 43

250 3,3 450 118 9,5 27,1

180 1,8 1000 105 42 34

130 1,5 1400 80 55 32,2

90 1,5 3000 112 125 151,13

65 1,2 3600 81 188 116,75

Выделяют две основные тенденции при масштабировании МОПТ [1].

Первая, заключается в увеличении тока МОПТ для увеличения быстродействия, которое ограничивается временем заряда и разряда паразитных емкостей. Увеличение тока стока требует уменьшения длины канала и увеличения напряженности электрического поля в подзатворном окисном слое, поскольку плотность подвижного заряда в инверсионном слое пропорциональна напряженности электрического поля в оксидном слое.

Вторая — уменьшение размеров для увеличения плотности размещения элементов. Это требует уменьшения как длины, так и ширины канала МОПТ, т.е. увеличения тока на единицу ширины канала с тем, чтобы обеспечить требуемый уровень рабочего тока.

1.2 Мощность рассеивания

Табл. 1.1 наглядно демонстрирует улучшение ряда важных параметров процессоров с эволюцией технологий производства. С другой стороны, отчетливо прослеживается тенденция увеличения мощности рассеивания.

Из-за постоянно возрастающей степени интеграции, мощность рассеивания единичного кристалла имеет тенденцию к увеличению, что ведет к серьезным тепловым проблемам и увеличению затрат на систему охлаждения конечной интегральной схемы. В тоже время, быстро растущий рынок портативной электроники, работающей от батарей (сотовый телефон, ноутбук и пр.), требует низкого потребления электроэнергии.

Выражение для мощности, рассеиваемой КМОП схемами, имеет вид

[2]:

где К - коэффициент переключения, Сь - общая емкость нагрузки, тактовая частота, 10яг - ток утечки в выключенном состоянии и Усо - напряжение питания. Первый член представляет рассеиваемую мощность в активном режиме, а второй — в холостом режиме. При масштабировании (уменьшении

физических размеров) КМОП приборов напряжение питания также уменьшают, чтобы обеспечить требуемые уровни надежности и рассеиваемой в активном режиме мощности. Снижение номинального напряжение питания ухудшает скоростные характеристики схем, но каждое новое поколение технологий предлагает расширенные характеристики приборов и возможностью увеличения параллелизма в логике, что вместе более чем компенсируют потери в скорости.

Уменьшение напряжения питания вызывает необходимость масштабирования порогового напряжения (УЛ), чтобы по возможности сохранить эффективное напряжение на затворе и тем самым обеспечить требуемый уровень тока и скорости переключения КМОП-схем. Однако уменьшение порогового напряжения может приводить к существенному возрастанию мощности, рассеиваемой в холостом режиме, что видно из выражения [4]

Ро// = 10/1 • V, = V, • /0 ехр(-<7 Ул / пкТ),

где 10 — подпороговый ток при напряжении на затворе У1(1, а У'Л — наихудшее значение порогового напряжения с учетом максимального сдвига из-за короткоканального эффекта и температуры.

Тенденции изменения напряжений питания и пороговых напряжений для нескольких поколений технологий представлены на рис. 1.1 [5 - 10]. Следствием указанных ограничений в масштабировании порогового напряжения является снижение эффективного напряжения на затворе (рис. 1.1), что вносит существенные трудности при разработке аналоговых схем.

д

о

2 Я

и 4>

й О

i § 2

W и

& о

а 9г1

S О

И С

— — —

j i "V

Vg= Vdd-Vth Nv

1 ■-■

*------*-*--*-А

Напряжение питания Пороговое напряжение

1 08 06 0.35 018 0.13

Длина канала транзистора в технологии, мкм

Рис. 1.1 Тенденции изменения напряжения питания и порогового напряжения при уменьшении минимального топологического размера различных технологических поколений [5-10]

На основании вышеизложенного, следует вывод, что эволюция технологий производства ИС имеет как положительные, так и отрицательные стороны. Особенности работы цифровых устройств позволяют нивелировать недостатки низковольтных технологий, в то время как разработка аналоговых схем с приемлемыми характеристиками является весьма сложной задачей [11 - 17]. Косвенно, этот довод подтверждает современный рынок электронных компонентов. Производство современных цифровых схем ведется по глубокосубмикронным технологиям (менее 100 нм), в то время как ассортимент аналоговой электроники представлен схемами с более крупными топологическими нормами (600, 350 нм и пр.) [18, 19].

1.3 Аналоговые схемы в короткоканальных технологиях

Есть три ключевых ограничений для реализации аналоговой схемы в технологиях с низким напряжением питания. Первое и самое главное, пороговое напряжение. МОПТ должен быть включен, чтобы быть в состоянии выполнить любой тип обработки сигнала. Это означает, что напряжение питания должно удовлетворять следующим требованиям [20]

+ 1^551 ~ Уп + \У7т |,

где У0о> Убб - положительным и отрицательное питание соответственно, Уты и Утр является пороговые напряжения п-канального и р-канального МОПТ, соответственно.

Другие два ограничения связанны с тенденцией сокращения длины канала транзистора с каждым новым поколением технологического процесса. Одно из ограничений субмикронных технологий - гораздо больший эффект модуляции длины канала. Как результат - низкий коэффициент усиления, из-за снижения выходного сопротивления МОПТ для малых сигналов. Другим ограничением является отсутствие хороших аналоговых моделей для субмикронных технологий и низкого напряжения питания. Это ограничение часто приводит аналоговых разработчиков к необходимости использовать большие длины каналов, чем это необходимо для того, чтобы иметь более надежные модели. В результате все достоинства субмикронных технологий не используются.

Следовательно, при разработке аналоговых схем в технологиях с низким напряжением питания существуют три ограничения [21]:

1. Модуляция длины канала в субмикронных технологиях.

2. Высокое пороговое напряжение.

3. Отсутствие аналоговых моделей для субмикронных технологий

1.3.1 Модуляция длины канала транзистора в субмикронных технологиях

Одним из решений, которое успешно применялось для уменьшения эффекта модуляции длины канала и позволяющем работать при низком напряжения питания является регулируемая каскодная схема (см. рис. 1.2 )

Рис. 1.2 Регулируемая каскодная схема [22, 23]

Эта схема состоит из каскодного включения транзисторов и петли обратной связи, что увеличивает выходное сопротивление для малого сигнала.

Есть и другие подходы для решения проблемы большого коэффицента модуляции длины канала транзистора. Большинство из этих подходов используют каскодирование и требуют специальных методов, направленных на избегания больших Ус5 [24].

1.3.2 Проблема высокого порогового напряжения

МОПТ представляет собой прибор с четырьмя выводами: «исток», «сток», «затвор» и «подложка». Под «подложкой» понимается основание в котором сформирован дискретный прибор. В контексте ИС под термином «подложка» понимается основание, на поверхности или в приповерхностном слое которого по заданному топологическому рисунку формируют структуры всей ИС. Поэтому, для устранения неоднозначности в терминологии, в тексте диссертации в качестве термина обозначающего основание МОПТ вводится термин «карман». Такое введение не лишено физического смысла, так как в процессе производства ИС, МОПТ изготавливаются в диффузионных областях - карманах [25, 34].

1.3.2.1 Технологический метод решения проблемы высокого порогового напряжения

Технологические пути снижения порогового напряжения заключаются в внесении изменений в технологический процесс производства ИС [25]. Но такой метод является крайне не удобным и дорогим, поскольку предполагает изменение характеристик всех приборов, разрабатываемого устройства, либо возможное введение дополнительных технологических операций. Кроме того, в таком случае, полупроводниковая фабрика, как правило, снимает с себя ответственность за работоспособность конечной продукции.

1.3.2.2 Работа МОПТ в подпороговой области

Возможным решением является использование МОПТ в подпороговой области [21, 26]. В этом режиме МОПТ работает при напряжении на затворе меньше, чем пороговое напряжение. Кроме того, значение напряжения сток-исток У0з насыщения крайне мала. Основным недостатком подпорогового режима являются малая величина тока стока и очень низкая частотная характеристика прибора.

Это решение имеет ограниченную область применения, известную как аналоговые интегральные схемы с сверхвысокой степенью интеграции, использующие параллелизм выполнения когнитивных аналоговых операций обработки сигнала [27].

1.3.2.3 Смещение перехода исток-карман

Решение проблемы порогового напряжения можно найти в физических эффектах происходящих в структуре МОПТ, в самой технологии. Несмотря на то, что параметры технологического процесса не могут быть изменены разработчиком ИС, есть способы использования существующих технологий, которые обеспечивают желаемые результаты. Например, так называемый,

эффект смещения подложки [28 -31].

Пороговое напряжение зависит от напряжения между истоком и карманом МОПТ, и определяется соотношением [21].

где VTo - пороговое напряжение транзистора при равных потенциалах на истоке и кармане (VBs = 0), В; ср - поверхностный потенциал в области сильной инверсии, В; VBs - разность потенциалов между истоком и карманом, В; у - коэффициент влияния подложки, В0'5 равный

У =-

с

где q - заряд электрона, es - диэлектрическая проницаемость кремния, NA -концентрация легирующей примеси, Сох - удельная емкость конденсатора между затвором и каналом.

Для типового р-канального транзистора характерно 2ср « -0.7 В, у « -0.5 В0,5 и Vth « -0.6 В. При положительном напряжении карман-исток Vbs^, происходит численное увеличение порогового напряжения. Следовательно, при отрицательном напряжении карман-исток Vbs<0, можно добиться уменьшения величины порогового напряжения [32, 33]. Для п-канального транзистора эффект подложки сказывается аналогично.

Зависимость Ул от VBs нелинейна, однако иногда для удобства расчетов используют линейное приближение [26].

Ки =K+rQvSB,

где уо - усредненное значение у, обычно уо~0,2

Поскольку смещение кармана приводит только к изменению порогового напряжения Vth, то переходные характеристики МОПТ при различных напряжениях смещения кармана смещаются параллельно друг другу. На рис. 1.3 и 1.4 показан эффект влияния смещения кармана на проходные и переходные характеристики.

Ids . мА / ( /

Vss=0 7/ / / -4 / ■9 / -16 В/

/ 7 / /

// ' / VGS,B

0 12 3 4

Рис. 1.3 Влияние напряжения смещения карман-исток на проходные характеристики МОПТ [28]

Ids, мА / 6B

/ 1 vss=-- — 10 В; VGS= н- - 10 В

/ / / / /ss=0 В; Vc ;S=5 В

✓ / 9 В

4 В

8 В ЗВ Vds.B

0 2 < 6 8

Рис. 1.4 Влияние напряжения смещения карман-исток на переходные характеристики МОПТ [28]

Смещение перехода карман-исток аналогично включению источника тока 1в между шиной питания и карманом транзистора (см. рис. 1.5) [20, 21]. На рис. 1.5 изображено поперечное сечение МОПТ с паразитными вертикальными биполярными транзисторами.

с?

1

'ее

С1ДЛ Ф

Рис. 1.5 Схема и поперечное сечение п-канального МОПТ [21]

Ток кармана, 1в, является базовым током паразитных вертикальных биполярных транзисторов. Таким образом, максимально снижением порогового напряжения определяется величиной ¡Убв!, а |У§в|, в свою очередь, ограничено максимальным током 1тах паразитного вертикального биполярного транзистора. Тогда, максимально допустимая величина тока 1в определяется как [34]

J _ _~^тах_

*~(0с* + 0со + 1 У

где Рсб? Рсэ статические коэффициенты передачи тока базы для биполярных транзисторов, образованных переходами исток-карман-подложка и сток-карман-подложка соответственно.

На рис. 1.6 представлена зависимость порогового напряжения (У^Ь) от тока кармана (1_ВВ) [35]. Измерения были проведены для р-канального МОПТ с длиной канала 10 мкм и шириной 40 мкм.

-470m v-th

i—i

>

j- -570m -620m

-520m

-670m

1a

1f

1P л

LBB [A]

1 n

1 u

Рис. 1.6 Зависимость порогового напряжения от тока кармана р-канального МОП транзистора [35]

В литературе встречается описание аналоговых устройств использующих метод смещения перехода исток-карман МОПТ [35, 36].

В [35] описан операционный усилитель (ОУ) с низким напряжением питания 1 В, спроектированный с использованием техники изменения порогового напряжением МОПТ посредством смещения кармана. Электрическая схема ОУ представлена на рис. 1.7. ОУ выполнен по архитектуре сложенный каскод [2], с применением МОПТ с индуцированным каналом. Метод смещения кармана МОПТ применен для р-канальных приборов дифференциальной пары (М1 и М2), а также для р-канальных транзисторов выходного токового зеркала (М7 и М8). Транзисторы М12 и М13 являются источниками тока смещения транзисторов М1-М2 и М7-М8 соответсвенно. Транзисторы с каналом n-типа М9 и М10 являются активной нагрузкой транзисторов дифференциальной пары М1 и

М2.

Уо о

О

Рис. 1.7 ОУ с ультранизким напряжением питания [35]

Характеристики усилителя представлены в табл. 1.2

Таблица 1.2

Характеристики операционного усилителя с ультранизким напряжением питания [35].

Характеристика Значение

Макс. Типовое Мин.

Напряжение питания, В 1.0 0.8 0.7

Диапазон входного синфазного сигнала, В 0.0-0.65 0.0-0.4 0.0-0.3

Диапазон выходного сигнала, В 0.35-0.75 0.25-0.5 0.2-0.4

Коэффициент усиления по постоянному току, дБ 62-69 49-53 33-36

Ширина полосы пропускания, МГц 2.0 0.8 1.3

Скорость нарастания, В/мкс 0.5 0.4 0.1

Запас по фазе, ° 57 54 48

Из представленных характеристик видно, что устройство остается работоспособным при напряжении питания менее 0.8 В. Достижение такое результата обусловлено применением метода снижения порогового напряжения смещением кармана МОПТ. Однако у этого метода можно выделить и недостатки.

Применение рассмотренного метода снижения порогового напряжения МОПТ требует использования в схеме дополнительных элементов -источников тока, что усложняет конечное устройство и увеличивает энергопотребление схемы в целом. Кроме того, коллекторные токи паразитных вертикальных биполярных транзисторов формируют ток подложки ИС. Хотя эти токи являются постоянными и величина (Зр, как правило, небольшая, они нежелательны.

1.3.2.4 Управление транзистором с помощью кармана

Управление транзистором обратно смещенным переходом карман-канал является наиболее перспективным и весьма распространенным решением [37- 44]. На рис. 1.8 показано поперечное сечение интегрального МОПТ с каналом п-типа [21].

Рис. 1.8 Поперечное сечение п-МОПТ с управлением карманом [21]

На затвор относительно истока прикладывается постоянное напряжение, достаточное, для включения МОПТ, т.е. для формирования канала. Следует отметить, что приложенное напряжение между истоком и карманом, при условии наличия инверсионного канала, падает на обедненную область индуцированного р-n перехода. В этом случае, при прямом его смещении будут наблюдаться значительные токи, соответствующие прямым токам р-n перехода. Эти токи попадут в стоковую цепь, и транзистор работать не будет. Поэтому используется только напряжение кармана, соответствующее обратному смещению индуцированного и истокового р-n перехода.

Ток, протекающий от истока к стоку, модулируется обратносмещенным переходом карман-канал. В результате МОП-транзистор работает как полевой транзистор с управляющим р-п-переходом, с карманом в качестве сигнального входа.

На рис. 1.9 изображены экспериментальные переходные

характеристики МОПТ [21]. Представлены зависимости тока стока от

напряжения карман-исток (при напряжении затвор-исток Vqs =1 В) и от

напряжения затвор исток (при напряжении карман-исток VBs=0 В).

Отношение ширины к длине канала транзистора W/L - достаточно большое,

меньшее значение способствует уменьшению тока стока.

8 mA 7 mA 6 mA §5inA U4 inA

•S, Л

g3 mA 2 mA 1 mA

0 mA ___________

-3V -2V -IV OV IV 2V 3V

Gate-Soiirce or Bulk-Soiirce Voltage

Рис. 1.9 Переходные характеристики МОПТ с управлением с помощью подложки и с помощью затвора [21 ]

Управление транзистором с помощью кармана имеет ряд важных преимуществ и недостатков, которые необходимо учитывать. Очевидным преимуществом является смещение характеристики, что позволяет нулевым и даже отрицательными значениями напряжения смещения достигать желаемой величины постоянного тока. Это приведет к большему диапазону входного синфазного сигнала, который до этого не мог быть достигнут. Еще одно интересное свойство МОПТ с управлением карманом это возможность использования затвора для модуляции канала.

Дифференциальный каскад, построенный на р-канальных МОПТ, управляемых карманом, представлен на рис. 1.10 [45, 46]

Рис. 1.10 Дифференциальный каскад на МОПТ, управляемых карманом [45, 46]

Потенциальное преимущество, представленной схемы дифференциального каскада, заключается в том, что крутизна транзистора по карману gmbS, может быть больше, чем крутизна МОПТ по затвору, gms. Об этом свидетельствуют следующие формулы [26, 46]:

di D W

8т = I VDS=const ~ ~~Г Мп^ОХ (^GS ~ ^TN + ^DS )

dVGS L

dID W dVm

ёь = T7T \yDS=const = ~Г Mn^-OX (^GS ~~ VTN )( ) = V§m

dVBS L dVBS

где у - коэффициент влияния подложки.

Величина г\ зависит от технологических параметров конкретного процесса производства ИС (концентрация примеси, глубина залегания областей стока и истока и т. п.) и обычно составляет г\ = 0,2 0,4.

Если будет выполнено условие [21]

^>2^-0.25 у2

то крутизна канал МОПТ, работающего в режиме полевого с управляющим р-n переходом превысит крутизну обычного МОПТ.

Похожие диссертационные работы по специальности «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», 05.27.01 шифр ВАК

Список литературы диссертационного исследования кандидат наук Русанов, Александр Валерьевич, 2013 год

СПИСОК ЛИТЕРАТУРЫ

1. Г.Я. Красников Конструктивно-технологические особенности субмикронных МОП-транзисторов. В 2-х частях. Часть. 1 /Красников Г.Я.— Москва: «РИЦ Техносфера», 2002. 415 с.

2. Mikko Waltari Circuit techniques for low-voltage and high-speed a/d converters. Dissertation for the degree of Doctor of Science in Technology / Mikko Waltari - Helsinki University of Technology, 2002 - p. 269

3. http://ru.wikipedia.org/wiki/Pentium - Страница с характеристиками поколений процессоров Intel.

4. Seidel Т.Е. Rapid thermal processing (RTP) of shallow silicon junctions / Seidel T.E.//Material Reseach Society Symposium Proceedings, - Boston 1985, v. 45, pp 7 - 20.

5. "Process Specification XC10 - 1.0 pm CMOS" X-FAB Semiconductor Foundries Document - PS_10_01 Release 3.2 December 2005.pdf.

6. "Process Specification XC08 - 0.8 pm CMOS" X-FAB Semiconductor Foundries Document - PS_06_03 Release 3.0 April 2004.pdf.

7. "Process Specification XC06 - 0.6 pm Modular CMOS" X-FAB Semiconductor Foundries Document - PS_06_03 Release 1.1 0ctober2002.pdf.

8. "Process Specification XC035 - 0.35 pm Modular CMOS" X-FAB Semiconductor Foundries Document - PS_035_01 Release 2.2 September 2003.pdf.

9. "Process Specification XC018 - 0.18 pm Modular CMOS" X-FAB Semiconductor Foundries Document - PS_018_01 Release 2.0 November 2007.pdf.

10. Chenming Hu Future CMOS Scaling and Reliability / Chenming Hu // Proc. Of the IEEE 1993 Vol. 81 №. 5, pp. 652-682.

11. R. Castello Performance Limitations in Switched-Capacitor Filters / R. Castello, P. R. Gray // IEEE Trans. Circuits and Systems 1985 vol. CAS-32, pp. 865-876.

12. G. Groenewold Optimal Dynamic Range Integrators / G. Groenewold // IEEE Trans. Circuits and Systems-I, 1992 vol. 39, pp. 614-627.

13. A-J. Annema Analog Circuit Performance and Process Scaling / A-J. Annema // IEEE Trans Circuits and Systems-II, 1999 vol. 46, pp. 711-725.

14. F. Maloberti, F. Francesconi, P. Malcovati, O. J. A. P. Nys Design Considerations on Low-Voltage Low-Power Data Converters / Maloberti, F. Francesconi, P. Malcovati, O. J. A. P. Nys // IEEE Trans. Circuits and Systems-I, 1995 vol. 42, pp. 653-863.

15. R. Castello, F. Montecchi, F. Rezzi, A. Baschirotto Low-VoltageAnalog Filters / R. Castello, F. Montecchi, F. Rezzi, A. Baschirotto // IEEE Trans. Circuits and Systems-I, 1995 vol. 42, pp. 827-840.

16. A. Matsuzawa Low-Voltage and Low-Power Circuit Design for Mixed Analog/ Digital Systems in Portable Equipment / A. Matsuzawa // IEEE J. SolidState Circuits, 1994 vol. 29, pp. 470-480.

17. B. J. Hosticka, W. Brockherde, D. Hammerschmidt, R. Kokozinski Low-Voltage CMOS Analog Circuits / B. J. Hosticka, W. Brockherde, D. Hammerschmidt, R. Kokozinski // IEEE Trans. Circuits and Systems-I, 1995 vol. 42, pp. 864-872.

18. http://www.analog.com/ru/all-operational-amplifiers-op-amps/operational-amplifiers-op-amps/products/index.html - перечень операционных усилителей с характеристиками компании Analog Device.

19. http://www.ti.com/lsds/ti/amplifiers-linear/operational-amplifier-op-amp-products.page - перечень операционных усилителей с характеристиками компании Texas Instruments.

20. Р.Е. Allen, B.J. Blalock, and G.A. Rincon A IV CMOS Opamp Using Bulk - Driven MOSFET's / P.E. Allen, B.J. Blalock, and G.A. Rincon // IEEE ISSCC, 1995 pp. 192- 193.

21. P. E. Allen, B. J. Blalock, G. A. Rincon Low voltage analog circuits using standard CMOS technology / P. E. Allen, B. J. Blalock, G. A. Rincon // IEEE's

International symposium on low power design Laguna California, 1995. - pp. 209-214.

22. A. Coban and P. Allen A 1.75V rail-to-rail CMOS op amp / A. Coban and P. Allen A // Proc. ISCAS, 1994, pp. 497 - 500.

23. E. Sackinger, W. Guggenbuhl A High - Swing, High - Impedance MOS Cascode Circuit / E. Sackinger, W. Guggenbuhl // IEEE JSSC, 1990, vol. 25, no.l, pp. 289-298.

24. R. Geiger VLSI - Design Techniques for Analog and Digital Circuits / R. Geiger, P. Allen, N. Strader - NY.: McGraw - Hill 1990 - 969 p.

25. Тилл У. Интегральные схемы: Материалы, приборы, изготовление./ Тилл У., Лаксон Дж. - М.: Мир, 1985.-501 с.

26. Ракитин В.В. Интегральные схемы на КМОП-транзисторах: учебное пособие / В.В. Ракитин - М.: МФТИ, 2007 - 307 с.

27. Е. Vittoz Analog VSLI for Perceptive Computing / E. Vittoz //Plenary talk Inter. Symposium on Circuits and Systems - London, 1994.

28. Свистова T.B. Твердотельная электроника: учеб. Пособие: В 2 ч. Часть 2./ Т.В. Свистова. - Воронеж: ГОУВПО "Воронежский государственный технический университет", 2006 - 173 с

29. Шалимова К.В. Физика полупроводников / К.В. Шалимова. -М.: Энергия, 1976. - 416 с.

30. Бонч-Бруевич В.Л. Физика полупроводников / В.Л. Бонч-Бруевич,

C. Г. Калашников. - М.: Наука, 1977. - 672 с.

31. Зи С. Физика полупроводниковых приборов: в 2-х кн. Книга 1./С. Зи.-М.: Мир, 1984-456 с.

32. F. J. D. L. Hidalga-W. Effect of the forward biasing the source-substrate junction in n-metal-oxide-semiconductor transistors for possible low-power complementary metal-oxide-semiconductor integrated circuits' applications / F. J.

D. L. Hidalga-W., M. J. Deen, E. A. Gutierrez-D., F. Balestra // J. Vacuum Sci. Technol. B, 1998 vol. 16, no. 4, pp. 1812-1817.

33. M.-J. Chen Back-gate forward bias method for low-voltage CMOS digital circuits / M.-J. Chen, J.-S. Ho, T.-H. Huang, C.-H. Yang, Y.-N. Jou, T. Wu, T. Wu // IEEE Trans. Electron Devices 1996 , vol. 43, no. 6, pp. 904-910.

34. Рабаи Жан M. Цифровые интегральные схемы, 2-е издание./ Рабаи Жан М., Чандракасан Ананта, Николич, Боривож: - М.: ООО «И.Д. Вильяме», 2007.-912 с.

35. Tosten Lehmann 1-V Power Supply CMOS Cascode Amplifier / Tosten Lehmann, Marco Cassia // IEEE Journal of SSC. 2001. Vol. 36, No. 7. pp. 10821086.

36. Tosten Lehmann 1-V OTA using current driven bulk circuits /Tosten Lehmann, Marco Cassia// Journal Citcuits, Systems and Computers. 2002 Vol. 11, No. l,pp. 81-91.

37. S. S. Rajput Low voltage analog circuit design techniques / S. S. Rajput, S. S. Jamuar // IEEE Circuits and Systems Magazine. 2002 Vol. 2 No.l. pp. 24-42.

38. S. Yan, Low Voltage Analog Circuit Design Techniques: A Tutorial / S. Yan, E. Sanchez-Sinencio // IEICE TRANS. Analog Integrated Circuits and Systems. 2000. Vol.EOO-A No.2 Feb.pp. 1-17.

39. S. Chatterjee 0.5-V Analog CircuitTechniques and Their Application in OTA and Filter Design / S. Chatterjee, Y. Tsividis, P. Kinget // IEEE Journal of solid-state circuits. 2005. Vol. 40, pp. 2373-2387.

40. M. Trakimas, A 0.5 V Bulk-Input OTA with Improved Common-mode Feedback for Low-Frequency FilteringApplications /М. Trakimas, S. Sonkusale// Analog Integr Circ Sig Processing. 2009 Vol. 59 No. 1. pp. 83-89.

41. Behzad Razavi. Design of analog CMOS integrated circuits./ Behzad Razavi -NY.: McGraw-Hill 2002 p. 706.

42. David J.Corner Operation of Analog MOS Circuits in the Weak or Moderate Inversion Region / David J.Corner, Donald T.Corner //IEEE Transactions on Education. 2004 Vol. 47. No. 4. pp. 430-435.

43. M.Banu Fully differential operational amplifiers with accurate output balancing. /M.Banu, J.M.Khoury, Y.Tsividis // IEEE Journal of solid-state circuits. 1998 Vol. 23 pp. 1410-1414.

44. Z.Czamul Common mode feedback circuit with differential-difference amplifier / Z.Czamul, S.Takagi, N.Fujji // IEEE transactions on circuits and systems 1 1994 Vol 41 pp.243-246.

45. Troy Stockstad A 0.9 V 0.5 uA Rail-to-Rail CMOS Operational Amplifier /Troy Stockstad, Member, Hirokazu Yoshizawa //IEEE journal of solid state circuits 2002 Vol. 37, No.3, pp. 286 - 292.

46. B. J. Blalock Designing IV opamps using standard digital CMOS technology / B. J. Blalock, P. E. Allen, and G. A. Rincon-Mora //IEEE Trans. Circuits Syst. II. 1998 Vol. 45. pp. 769-780.

47. E. A. Vittoz MOS transistors operated in the lateral bipolar mode and their applications in CMOS technology./E. A. Vittoz// IEEE journal solid state circuits. 1983. Vol. 18. pp 273-279.

48. E.A. Vittoz The design of high-performance analog circuits on digital CMOS chips./E.A. Vittoz// IEEE J. Solid-State Circuits. 1985. vol. SC-20, pp. 657-665.

49. Andre van Schaik Improved Silicon Cochlea using Compatible Lateral Bipolar Transistors /Andre van Schaik, Eric Fragniere, Eric Vittoz //Advances in Neural Information Processing Systems8 - Cambridge MA, 1996, pp. 671-677.

50. L.Tze-Leung Tse. Precision CMOS Operational Amplifier / L.Tze-Leung Tse.- Berkeley: College of engineering. Electronics research laboratory, 1984 - p. 76.

51. E.A.Vittoz Micropower Techniques in Design of MOS VLSI Circuits for Telecornmunications./Y.Tsividis, P. Antognetti, E.A. Vittoz. - New Jersey:, Prentice-Hall, 1985 - p. 258

52. M.G.Degrauwe CMOS Voltage References Using Lateral Bipalar Transistors / M.G.Degrauwe //IEEE JSSC 1985 vol.SC-20. No. 6. pp.1151-1157.

53. Z.Hong,H.Melchior Four-Quadrant Multiplier Core with Lateral Bipolar Transistors in CMOS Technology / Z.Hong,H.Melchior //Elecuonics Letters. 1985 Vol.21, No.2. pp. 72-74.

54. C.A.Laber Design Consideration for a High-Performance 31m CMOS Analog Standard-Cel 1 Library / C.A.Laber //IEEE JSSC 1987. vol.SC-22, No. 2. pp.181-189.

55. X.Arreguit Precision Compressor Gain Controller in CMOS Technology / X.Arreguit, E.A Vittoz, M.Merz //IEEE JSSC 1987 vol.SC-22. No. 3. pp. 442445

56. M.G.Degrauwe iDAC: An Interactive Design Tool for Analog CMDS Circuits / M.G.Degrauwe //IEEE JSSC 1987 vol.SC-22. No 6. pp. 1106- 1116.

57. X.Arreguit Performance Enhancement of Compatible Lateral Bipolar Transistors for High-Precision CMOS Analog Design /X.Arreguit, E.A Vittoz//, Fourteenth European Solid-State Circuits Conference. - Manchester, UK. 1988 -pp. 319-322.

58. T.W. Pan. A 50 dB Variable Gain Amplifier Using Parasitic Bipolar Transistors in CMOS. / T.W. Pan. A.A. Abidi // IEEE JSSC. 1989 Vol.24, No.4, pp.951-961.

59. H.C. Lin Complementary MOS-Bipolar Transistor Structure. /Lin H.C.// IEEE Transactions on Electron Devices 1969. Vol. 16. No.2 - .pp.945-951.

60. А.Б. Гребен. Проектирование аналоговых интегральных схем. / Гребен А.Б. - М., «Энергия», 1976. - 256 с.

61. М. В. Barron Low level currents in insulated gate field effect transistors. / M. B. Barron// Solid-State Electron. 1972 vol. 15, pp. 293 - 302.

62. R. M. Swanson Ion-implanted complementary MOS transistors in low-voltage circuits / R. M. Swanson, J. D. Meindl // IEEE J. Solid State Circuits 1972. vol. SC-7, pp. 146- 153.

63. Русанов A.B. Методы проектирования аналоговых схем в КМОП технологиях с низким напряжением питания / А.В. Русанов Ю.С. Балашов,

В.А. Скляр // Вестник Воронежского государственного технического университета 2012. Т. 8 № 2 С 45-50.

64. Русанов А.В. МОП-транзистор с управлением карманом и затвором одновременно / А.В. Русанов, А.Ю. Ткачев, Ю.С. Балашов // Вестник Воронежского государственного технического университета 2012. Т. 8 С. 151-154.

65. Русанов А.В. Физические основы работыМОП-транзистора с управлением карманом и затвором одновременно / А.В. Русанов, А.Ю. Ткачев, Ю.С. Балашов // Вестник Воронежского государственного технического университета 2012. Т. 8 № 11. С. 116-118.

66. http://www.synopsys.com/- официальный сайт компании Synopsys.

67. ISE TCAD. Release 10. : User's manual. - Zurich, 2004. - 1058 p.

68. Королев M.A. Приборно-технологическое моделирование при разработке изделий микроэлектроники и микросистемной техники / М.А. Королев, Т.Ю. Крупкина, Ю.А. Чаплыгин // Известия вузов. Электроника. 2005. №4-5. С. 64-71.

69. Тихомиров П. Система Senraurus TCAD компании Synopsys / П. Тихомиров, П. Пфеффли, М. Зорзи // Электроника: Наука. Технология. Бизнес. 2006. № 7. С. 89-95.

70. Асессоров В.В. Моделирование полевых полупроводниковых приборов в САПР ISE TCAD: Учебное пособие для ВУЗов / В.В. Асессоров Г.В. Быкадорова А.Ю. Ткачев - Воронеж: ИПЦ ВГУ. 2007 - 127 е..

71. Ефимов И.Е. Микроэлектроника. Физические и технологические основы, надежность: Учеб. пособие для приборостроит. спец. Вузов - 2-е изд., перераб. и доп. / И.Е. Ефимов, И.Я. Козырь, Ю.И. Горбунов - М.: Высшая школа., 1986. - 464 с.

72. http://www.mikron.sitronics.ru/products/micron/technology/ - описание технологического процесса ОАО «НИИМЭ и «Микрон».

73. Jean-Pierre Colinge. Slicon-on-insulator technology: Materials о VLSI, 2nd Edition. / Jean-Pierre Colinge - Kluwer Academic Publishers, 2004 - p 366.

74. Свидетельство. 2013630073 Российской Федерации Интегральная микросхема биполярной МОП транзисторной структуры с низким напряжением питания / В.А. Скляр, A.B. Русанов, А.Ю. Ткачев, Ю.С. Балашов. Заявка - №2013630028, заявл. 09 апреля 2013; зарегистр 30 мая 2013 г.

75. Руководство пользователя к Комплекту Средств Проектирования (PDK - Process Design Kit) для технологии КМОП КНИ 0.25мкм, с напряжением питания 3.3 В LibMikron_SOI_025_4M_3V3 Версия v2012.05 [электронный ресурс] / ОАО "НИИМЭ и Микрон" 2012 г - 1 электрон, опт. диск (CD-ROM).

76. Правила проектирования КМОП СБИС на КНИ структурах с минимальными проектными нормами 0,25 мкм (DRM S01_0.25vl.3) [Электронный ресурс]/ ОАО "НИИМЭ и Микрон" 2008 г - 1 электрон, опт. диск (CD-ROM).

77. Affirma Spectre Circuit SimulatorReference, December 1999.pdf.

78. Денисенко B.B. Компактные модели МОП транзисторов для SPICE в микро- и наноэлектронике./В.В. Денисенко - М.: ФИЗМАТЛИТ, 2010. - 408 с.

79. Cadence Circuit Components and Device Models Manual, November 2005.pdf.

80. Петросянц K.O. Компактная макромодель КНИ/КНС МОП-транзистора, учитывающая радиационные эффекты / К.О.Петросянц, Л.М.Самбурский, И.А.Харитонов, А.П.Ятманов // Известия ВУЗов. Электроника 2011. №1(87) С. 20-28.

81. Денисенко В.В. Принципы построения компактных моделей МОП транзисторов. Часть 1/ В.В. Денисенко // Компоненты и технологии 2009 №10 С. 153 - 158.

82. Денисенко В.В. Принципы построения компактных моделей МОП транзисторов. Часть 2 / В.В. Денисенко // Компоненты и технологии 2009 №11 С. 154- 159.

83. Kumar M. J. Approaches to nanoscale MOSFET compact modeling using surface potential based models / Kumar M. J., Batwani H., Gaur M // International Workshop on Physics of Semiconductor Devices - Mumbai 2007. -pp. 62 - 67.

84. Enz С. C. An analytical MOS transistor model valid in all regions of operation and dedicated to low voltage and low current applications / Enz С. C., Krummenacher F., Vittoz E. A.// J. Analog Integrated Circuit and Signal Processing 1995. Vol. 8. pp 83-114.

85. Bucher M. The EKV 3.0 compact MOS transistor model: accountimg for deep-submicron aspects / Bucher M., Enz C., Krummenacher F., Sallese J.-M., Lallement C., Porrett A.-S.// Modeling and Simulation of Microsystems, 2002. -pp. 670-673.

86. Mavis D.G. SEU and SET modeling and mitigation in deep submicron technologies / Mavis D.G., Eaton P.H // Proc. 45-th IEEE International Reliability Physivs Symposium, 2007. - pp. 293-305.

87. J.S.Kaluppa. A bias-dependent single-event compact model implemented into BSIM4 and a 90 nm CMOS process design kit / J.S.Kaluppa, A.L.Sternberg, M.L.Alles // IEEE Trans, on Nuclear Science. 2009. Vol. 56. № 6. - pp. 31523157.

88. Francis A.M. Efficient modeling of single event transients directly in compact device models / Francis A.M., Turowski M., Holmes J.A., Mantooth H.A // Proc. IEEE International Behavioral Modeling and Simulation Conf. 2007. - pp. 73-77.

89. Б.П. Демидович Численные методы анализа./ Демидович Б. П., Марон И. А., Шувалова Э. 3. - М.: Наука. Физматгиз, 1962. - 368 с.

90. Коллективный автор. MATHCAD 6.0 PLUS Финансовые, инженерные и научные расчеты в среде Windows 95./ Коллективный автор - М.: Информационно-издательский дом "Филинъ", 1996. - 712 с.

91. Макаров Е. Инженерные расчеты в MathCad 15: Учебный курс./ Е. Макаров - СПб.: Питер, 2011. - 400 с.

89. Демидович, Б.П. Численные методы анализа. [Текст] / Демидович Б. П., Марон И. А., Шувалова Э. 3. - М.: Наука. Физматгиз, 1962. - 368 с.

90. MATHCAD 6.0 PLUS Финансовые, инженерные и научные расчеты в среде Windows 95. [Текст] / Коллективный автор - М.: Информационно-издательский дом "Филинъ", 1996. - 712 с.

91. Макаров, Е. Инженерные расчеты в MathCad 15 [Текст]: Учебный курс./ Е. Макаров - СПб.: Питер, 2011. - 400 с.

92. Русанов, A.B. Влияние уменьшения напряжения питания на характеристики аналоговых блоков АЦП. [Текст] / А. В. Русанов, Ю. С. Балашов // Вестник Воронежского государственного технического университета. - 2011. - Т. 7. - № 1. - С. 74-76.

93. Русанов, A.B. Влияние уменьшения топологических норм на характеристики ИС. [Текст] / А. В. Русанов, Ю.С. Балашов // Вестник Воронежского государственного технического университета. - 2011. - Т. 7. -№ 1.-С. 103-107.

94. Достал, И. Операционные усилители. [Текст] / Достал И. - М.: Мир, 1982. -С.512.

95. Русанов, A.B. Операционные усилители для КМОП-технологий 180 нм [Текст] / A.B. Русанов, Ю.С. Балашов, В.А. Скляр // Межвузовский сборник научных трудов «Проектирование радиоэлектронных и лазерных устройств и систем» Воронеж. - 2011. - стр. 34-38.

96. Методические указания к лабораторным работам № 1 - 4 по дисциплине «Системы проектирования РЭС в микроэлектронном исполнении» № 160 — 2010 [Текст] [Электронный ресурс] / ФГБОУ ВПО «Воронежский государственный технический университет»; сост. Г. А. Кирпичев, А. В. Русанов, А. И. Мушта - Воронеж, 2010. - 39 е.- электрон, опт. диск.

97. . Методические указания к лабораторным работам № 1 - 3 по дисциплине «Проектирование топологии аналоговых устройств УБИС» № 229 - 2011 [Текст] [Электронный ресурс] / ФГБОУ ВПО «Воронежский государственный

технический университет»; сост. А. В. Русанов, Ю. С. Балашов - Воронеж, 2011. - 21 с. - электрон, опт. диск.

98. Балашов Ю. С. Топологическое проектирования аналоговых устройств для 3D изделий: Учебное пособие [электронный ресурс] / Ю.С. Балашов, A.B. Русанов - Воронеж: Воронежский государственный технический университет 2011. - 1 электрон, опт. диск (CD-ROM).

99. SMOS8MV Device Merging Guidelines Version 3.0, freescale semiconductor [Электронный ресурс] / 20 may 2005. - электрон, опт. диск.

100. SMARTMOS 8MV DESIGN RULE MANUAL Revision F freescale semiconductor [Электронный ресурс] /14 May 2010. - электрон, опт. диск.

101. www.freescale.com - официальный сайт компании Freescale.

102. Patent number US 7183852B2 USA Differential amplifier method and apparatus operable with a wide range input voltage [Текст] / Hirohisa Abe, Feb. 27, 2007.

103. Русанов, A.B. Метод проектирования аналоговых схем с низким напряжением питания [Текст] / A.B. Русанов, Д.Г. Харин, Ю.С. Балашов // Современные проблемы радиоэлектроники: сб. науч. тр. - Красноярск: Сибирский федеральный университет, 2012. - 453 с.

104. Русанов, A.B. Подложка транзистора как управляющий вход в субмикронных аналоговых схемах [Текст] /A.B. Русанов // Инновационные технологии и материалы: сб. тр. всерос. науч.-практ конф., - Воронеж: Воронежский государственный технический университет 2011. - 161 с.

105. Русанов, A.B. Топологическое проектирование МОП-транзисторов с смещенной подложкой / A.B. Русанов // Инновационные технологии и материалы в области электроники, приборостроения, машиностроения: сб. тр. регион, науч. конф - Воронеж: Воронежский государственный технический университет, 2012. - с. 155-157.

тешиШюжАЯ! ФВДШРАЩШШ

СВИДЕТЕЛЬСТВО

о государственной регистрации топологии интегральной микросхемы

№ 2013630073

°ю>иас—<™>

Заявка № 2013630028

Дата поступления 09 апреля 2013 Г.

•э.............„„......................

интегральных микросхем 30 мая 2013 г. ' -Дата начала срока действии исключительного права

18 ноября 2012 г.

Д > «

Руководитель Федеральной службы

___' . ' .. . ' , V У

по интелгекщуалъной собственности а е гХ^У Б■П■ Симонов

Таблица значений величины компонент тока стока для соответствующих величин напряжения на затворе

Компонента тока в глубине кармана Компонента тока в канальной

области

Напряжение на Величина тока Напряжение на Величина тока

затворе, В компоненты, А затворе, В компоненты, А

1 2 3 4

0 -9.61824е-21 0 3.58362е-20

0 1.18966е-20 0 3.56465е-20

0 1.09454е-15 0 1.3571е-12

0 1.74048е-15 0 1.37798е-12

0.01 1.86803е-15 0 1.40428е-12

0.02 2.05219е-15 0 1.42675е-12

0.03 2.31764е-15 0.01 2.09772е-12

0.04 2.69936е-15 0.02 3.08476е-12

0.05 3.24798е-15 0.03 4.53672е-12

0.06 4.03606е-15 0.04 6.67258е-12

0.07 5.16729е-15 0.05 9.81443е-12

0.08 6.79206е-15 0.06 1.4436е-11

0.09 9.12484е-15 0.07 2.12341е-11

0.1 1.24763е-14 0.08 3.12335е-11

0.11 1.72922е-14 0.09 4.59413е-11

0.12 2.4214е-14 0.1 6.75739е-11

0.13 3.41669е-14 0.11 9.93906е-11

0.14 4.8482е-14 0.12 1.46183е-10

0.15 6.90771е-14 0.13 2.14996е-10

0.16 9.87164е-14 0.14 3.16183е-10

0.17 1.41384е-13 0.15 4.64956е-10

0.18 2.02828е-13 0.16 6.83658е-10

0.19 2.91336е-13 0.17 1.00508е-09

0.2 4.18865е-13 0.18 1.47733е-09

0.21 6.0267е-13 0.19 2.17084е-09

0.22 8.67656е-13 0.2 3.18862е-09

0.23 1.24977е-12 0.21 4.68089е-09

0.24 1.80092е-12 0.22 6.86597е-09

0.25 2.59606е-12 0.23 1.00594е-08

0.26 3.74344е-12 0.24 1.47142е-08

0.27 5.39942е-12 0.25 2.14736е-08

0.28 7.78987е-12 0.26 3.12382е-08

0.29 1.12411е-11 0.27 4.52451е-08

Продолжение таблицы

1 2 3 4

0.3 1.62246е-11 0.28 6.51497е-08

0.31 2.34215е-11 0.29 9.30956е-08

0.32 3.3816е-11 0.3 1.31749е-07

0.33 4.88302е-11 0.31 1.84274е-07

0.34 7.05186е-11 0.32 2.54236е-07

0.35 1.01849е-10 0.33 3.45449е-07

0.36 1.4711е-10 0.34 4.61791е-07

0.37 2.12492е-10 0.35 6.07029е-07

0.38 3.06938е-10 0.36 7.84686е-07

0.39 4.43354е-10 0.37 9.9796е-07

0.4 6.40365е-10 0.38 1.24968е-06

0.41 9.24832е-10 0.39 1.54231е-06

0.42 1.33547е-09 0.4 1.87798е-06

0.43 1.92804е-09 0.41 2.25847е-06

0.44 2.78276е-09 0.42 2.68533е-06

0.45 4.01485е-09 0.43 3.15983е-06

0.46 5.78958е-09 0.44 3.68307е-06

0.47 8.34335е-09 0.45 4.25595е-06

0.48 1.20133е-08 0.46 4.87922е-06

0.49 1.72782е-08 0.47 5.55354е-06

0.5 2.48145е-08 0.48 6.27944е-06

0.51 3.55704е-08 0.49 7.05735е-06

0.52 5.08637е-08 0.5 7.88766е-06

0.53 7.25038е-08 0.51 8.77068е-06

0.54 1.02938е-07 0.52 9.70667е-06

0.55 1.45419е-07 0.53 1.06959е-05

0.56 2.04177е-07 0.54 1.17384е-05

0.57 2.84595е-07 0.55 1.28345е-05

0.58 3.93359е-07 0.56 1.39844е-05

0.59 5.386е-07 0.57 1.5188е-05

0.6 7.30024е-07 0.58 1.64456е-05

0.61 9.79079е-07 0.59 1.77572е-05

0.62 1.29916е-06 0.6 1.91231е-05

0.63 1.70593е-06 0.61 2.05434е-05

0.64 2.2177е-06 0.62 2.20183е-05

0.65 2.85598е-06 0.63 2.35479е-05

0.66 3.6461е-06 0.64 2.51325е-05

0.67 4.61807е-06 0.65 2.67724е-05

0.68 5.80748е-06 0.66 2.84679е-05

0.69 7.25668е-06 0.67 3.02195е-05

0.7 9.01616е-06 0.68 3.20277е-05

Продолжение таблицы

1 2 3 4

0.72 1.37187е-05 0.7 3.58172е-05

0.73 1.68197е-05 0.71 3.78009е-05

0.74 2.05521е-05 0.72 3.98462е-05

0.75 2.50385е-05 0.73 4.19556е-05

0.76 3.04251е-05 0.74 4.41325е-05

0.77 3.68858е-05 0.75 4.63818е-05

0.78 4.46266е-05 0.76 4.87099е-05

0.79 5.38903е-05 0.77 5.11257е-05

0.8 6.49605е-05 0.78 5.36414е-05

0.81 7.81654е-05 0.79 5.62732е-05

0.82 9.38757е-05 0.8 5.90425е-05

0.83 0.000112503 0.81 6.19774е-05

0.84 0.000134518 0.82 6.51135е-05

0.85 0.000160447 0.83 6.84954е-05

0.86 0.000190874 0.84 7.21769е-05

0.87 0.000226444 0.85 7.62199е-05

0.88 0.000267843 0.86 8.06927е-05

0.89 0.000315789 0.87 8.56642е-05

0.9 0.000371017 0.88 9.11954е-05

0.91 0.000434252 0.89 9.73281е-05

0.92 0.000506181 0.9 0.000104073

0.93 0.000587417 0.91 0.000111402

0.94 0.000678465 0.92 0.00011926

0.95 0.000779701 0.93 0.000127583

0.96 0.000891348 0.94 0.000136336

0.97 0.00101348 0.95 0.000145531

0.98 0.00114602 0.96 0.00015523

0.99 0.00128874 0.97 0.000165528

1 0.0014413 0.98 0.000176523

- - 0.99 0.000188294

- - 1 0.000200887

АКТ

о внедрении (использовании) результатов кандидатской диссертации

Комиссия в составе: Председатель: В.П.Крюков Члены комиссии: И.П. Потапов, В.А. Скляр составили настоящий акт о том, что результаты диссертации «Проектирование аналоговых блоков интегральных схем с низким напряжением питания» использованы для разработки СФ блока приемника ЬУЭБ, проектируемого ОАО «НИИЭТ».

Русанова Александра Валерьевича

Председатель комиссии Члены комиссии

В.П. Крюков И.П. Потапов

В.А. Скляр

«//> ^ ^А---- 2013 г.

Обратите внимание, представленные выше научные тексты размещены для ознакомления и получены посредством распознавания оригинальных текстов диссертаций (OCR). В связи с чем, в них могут содержаться ошибки, связанные с несовершенством алгоритмов распознавания. В PDF файлах диссертаций и авторефератов, которые мы доставляем, подобных ошибок нет.