Проектирование рекурсивных цифровых целочисленных фильтров тема диссертации и автореферата по ВАК РФ 05.12.04, кандидат наук Артемьев, Владимир Владимирович

• Артемьев, Владимир Владимирович
• кандидат наук
• 2018

Оглавление диссертации кандидат наук Артемьев, Владимир Владимирович

Оглавление

Введение

1. Глава I. Проектирование целочисленных цифровых рекурсивных фильтров

1.1. Особенности аппаратной реализации ЦЦФ на ПЛИС

1.2. Проектирование рекурсивных цифровых фильтров без умножителей

1.3. Основные недостатки принципов построения рекурсивных цифровых фильтров с применением билинейного преобразования и квантованием параметров

1.4. Проектирование цифровых фильтров метод целочисленного нелинейного программирования

1.5. Постановка задачи дискретного синтеза на подмножестве целых чисел

1.6. Выводы

2. Глава II. Синтез целочисленного цифрового рекурсивного фильтра на подмножестве целых чисел

2.1. Формирование подмножеств целых чисел

2.2. Синтез целочисленного БИХ-фильтра без умножителей

2.3. Оценка селективных потерь

2.4. Оценка выигрыша по количеству операций суммирования

2.5. Оценка выигрыша по быстродействию

2.6. Выводы

3. Глава III. Реализация на ПЛИС целочисленных цифровых рекурсивных фильтров, синтезированных на помножестве целых чисел

3.1. Реализация на ПЛИС

3.2. Ресурсы ПЛИС зарубежного производства

3.3. Ресурсы ПЛИС отечественного производства

3.4. Быстродействие цифровых фильтров в ПЛИС зарубежного производства

3.5. Быстродействие цифровых фильтров в ПЛИС отечественного производства

3.6. Выводы

4. Глава IV. Экспериментальные исследования

4.1. Экспериментальная установка

4.2. Измерение характеристик ЦЦФ синтезированных на неэквидистантных подмножествах целых чисел

4.3. Измерение характеристик малоразрядных ЦЦФ

4.4. Выводы

Заключение

Список сокращений и условных обозначений

Список литературы

Приложение 1. Акт о внедрении результатов диссертации

Приложение 2. Сформированные подмножества целых чисел и их структура

в ПЛИС

Приложение 3. Коэффициенты, полюса и распределение усиления по звеньям синтезированных целочисленных цифровых рекурсивных фильтров на неэквидистантных подмножествах целых чисел

Введение диссертации (часть автореферата) на тему «Проектирование рекурсивных цифровых целочисленных фильтров»

Введение

Актуальность темы исследования. Цифровой фильтр (ЦФ) является основным устройством во многих системах цифровой обработки сигналов (ЦОС). Большинство проектируемых цифровых фильтров — это фильтры с конечной импульсной характеристикой (КИХ). Они хорошо изучены [1-4] и имеют широкое распространение в программных и аппаратно-программных средствах [5]. Их основные преимущества - это линейность фазо-частотной характеристики (ФЧХ), стабильность, слабая чувствительность к эффектам квантования и отсутствие предельных циклов, приводящих к колебаниям, простота проектирования. В настоящее время в мире для КИХ-фильтров ведется активный поиск новых приемов и подходов с целью снижения количества используемых ресурсов и повышения быстродействия при аппаратной реализации на программируемых логических интегральных схемах (ПЛИС) [6-12].

Другим типом цифровых фильтров являются фильтры с бесконечной импульсной характеристикой (БИХ) (или рекурсивные фильтры), использующие обратную связь. Их основными преимуществами являются лучшая амплитудно-частотная характеристика по сравнению с КИХ при меньшем количестве коэффициентов, необходимых для реализации, и меньшей задержке прохождения сигнала.

Однако вследствие нелинейности ФЧХ, нестабильности и меньшего быстродействия по сравнению с КИХ фильтрами, БИХ фильтры не получили широко распространения [13]. В большинстве современных САПР ПЛИС есть IP-блоки, например, «FIR Compiler» [14], позволяющие реализовать на ПЛИС ЦФ с КИХ [14], но в тоже время нет IP-блоков ЦФ с БИХ, например, «IIR Compiler». Есть возможность получения ЦФ с БИХ при помощи использования других программных пакетов, работающих совместно с САПР и позволяющих осуществлять генерацию кода, например, Matlab [16].

Главным образом сложность ЦФ, содержащих умножители, сумматоры, регистры и другие вспомогательные устройства, определяется умножителями [1]. Сложность и быстродействие самих умножителей определяются разрядностями коэффициентов и внутренних переменных в фильтре. Поэтому эти разрядности необходимо выбирать минимально возможными. Зачастую на практике при построении различных систем ЦОС широко применяются ЦФ с постоянными коэффициентами и, как правило, высокоскоростные специализированные системы ЦОС используют целочисленную арифметику с фиксированной, а не с плавающей точкой. Использование полноценных умножителей при разработке таких ЦФ является неоправданно затратным, особенно при большом их количестве и высокой разрядности. При проектировании ЦФ для систем, реализуемых на ПЛИС, заказных или полузаказных СБИС, ставятся задачи получения требуемых частотных характеристик при минимальном количестве ресурсов кристалла, например, таких как логические элементы. Особо остро вопрос количества необходимых ресурсов стоит для отечественных микросхем базовых матричных кристаллов (БМК), на которых осуществляется изготовление конкретных БИС, и ПЛИС, например, таких как ПЛИС 5576XC7T и 5578ТС024, имеющих невысокие показатели количества логических элементов и быстродействия по сравнению с импортными аналогами. Неоптимальное решение этой задачи приводит к нерациональному расходованию площади кристалла, к неоправданному увеличению потребляемой мощности, снижению быстродействия, препятствует размещению системы ЦОС на одном или малом числе кристаллов и, в конечном итоге, повышает стоимость изделия. Таким образом создание методики проектирования рекурсивных ЦФ с учётом основных факторов, определяющих их аппаратную реализацию на ПЛИС/БМК, является актуальной научно-технической проблемой.

Степень разработанности темы.

Большинство работ [17-26] по проектированию рекурсивных ЦФ с минимальным количеством ресурсов, необходимых для их реализации на

ПЛИС, основывается на использовании каскада из двух секций всепропускающих фильтров, подключенных в параллель. Как правило, можно выделить два этапа:

1) Поиск хороших начальных точек в области исходных параметров.

2) Локальный поиск решений с квантованными коэффициентами в окрестности этих точек.

В работе [22] для поиска оптимальных коэффициентов фильтра предлагается применять алгоритм MM-MFA, основанный на глобальном поисковом алгоритме имитации отжига. Также для поиска коэффициентов применяются генетические алгоритмы [27]. Однако эти поисковые алгоритмы не гарантируют нахождение наилучшего результата.

Наиболее близка к решению задачи проектирования ЦФ с учетом аппаратной реализации работа [17], в которой рассматривается вопрос синтеза ЦФ с применением билинейного преобразования аналогово прототипа эллиптических рекурсивных фильтров максимальной добротности (Elliptic filters with maximal Q-factor (EMQF)). В работе определяется некоторое подмножество целых чисел, оптимальных при реализации умножения с помощью операций сдвига и суммирования. Однако алгоритм выборки не гарантирует точную выборку из этого подмножества, и билинейное преобразование не позволяет осуществлять поиск решения задачи проектирования ЦФ по совокупности характеристик фильтра, например, с учетом амплитудно-частотной характеристики (АЧХ) и ФЧХ.

Целью работы является создание методики проектирования рекурсивных цифровых фильтров в целочисленном пространстве состояний с учётом основных факторов, определяющих их реализацию.

Для достижения поставленной цели решались следующие задачи в диссертации:

1) Разработка математической модели рекурсивного цифрового фильтра с учётом особенностей реализации на кристалле;

2) Решение задачи синтеза рекурсивного фильтра на подмножестве целых чисел на основе знакоразрядного представления методами дискретного математического программирования;

3) Разработка универсального HDL-описания рекурсивного цифрового целочисленного фильтра, синтезированного методом целочисленного нелинейного программирования, в ПЛИС зарубежного и отечественного производства;

4) Реализация рекурсивных цифровых целочисленных фильтров на ПЛИС/БМК. Оценка быстродействия и количества необходимых ресурсов кристалла.

Научная новизна работы состоит в следующем:

- Предложено решение задачи математического программирования полимодальной нелинейной целевой функции с заданной системой прямых и функциональных ограничений для проектирования ЦФ, в отличии от известных решений, на неэквидистантных подмножествах целых чисел численными поисковыми методами.

- Предложен способ проектирования целочисленных рекурсивных ЦФ, позволяющий, в отличие от известных способов, находить решение задачи синтеза ЦФ численными методами нелинейного программирования по совокупности требований с учётом особенностей ПЛИС/БМК.

- Создан алгоритм получения ЦФ с необходимой характеристикой на основе подмножества целых чисел со структурой представления отличающийся от известной оптимизации по использованию ресурсов при реализации на ПЛИС/БМК.

- Разработана методика оценки количества сумматоров в ЦФ без умножителей, синтезированных с помощью метода билинейного преобразования и целочисленного нелинейного программирования.

- Подтверждено соответствие результатов расчетов математического моделирования целочисленного ЦФ без умножителей, синтезированного методом ЦПН на подмножестве целых чисел, экспериментальным данным.

Теоретическая значимость работы заключается в следующем:

- Разработан алгоритм получения подмножеств целых чисел с их структурой представления, требующих минимальное количество ресурсов при реализации в ПЛИС операции умножения на константу;

- Разработан способ оценки выигрыша по количеству сумматоров и быстродействию, позволяющий сравнивать каскадные рекурсивные цифровые фильтры, спроектированные на различных подмножествах целых чисел.

Практическая значимость работы заключается в следующем:

- Создан программный продукт, позволяющий сформировать подмножества целых чисел с минимальным количеством сумматоров и их структуру;

- Разработано универсальное VHDL-описание целочисленного БИХ-фильтра без умножителей для ПЛИС зарубежного и отечественного производства;

Практическая значимость подтверждается актом №195-95-30-3340-08/12 о внедрении результатов диссертации в филиале РФЯЦ-ВНИИЭФ «НИИИС им. Ю.Е. Седакова».

Методология и методы исследования. При решении поставленных задач использовались методы математического анализа, математической статистики, анализа алгоритмов, формирования и обработки сигналов, цифровой обработки сигналов, объектно-ориентированного подхода для создания программного обеспечения, математического моделирования на ЭВМ.

Положения, выносимые на защиту:

- Решение задачи математического программирования для полимодальной нелинейной целевой функции с заданной системой прямых и функциональных ограничений, позволяет синтезировать цифровые фильтры на подмножестве целых чисел численными поисковыми методами.

- Способ проектирования целочисленных цифровых фильтров на заранее определённом неэквидистантном подмножестве целых чисел численными методами нелинейного программирования, позволяет проектировать рекурсивный цифровой фильтр с минимальным количеством ресурсов необходимым для его реализации на ПЛИС.

- Алгоритм получения подмножеств целых чисел и их структуры представления, позволяет сформировать подмножества чисел с минимальным количеством сумматоров.

- Конструкции 16-ти разрядных ЦФ на отечественных ПЛИС 5576XC7T и 5578ТС024, обладающих значительным выигрышем по ресурсам и быстродействию.

Достоверность результатов диссертации подтверждается:

данными компьютерного моделирования и экспериментальных исследований на лабораторных макетах. Результаты и выводы диссертации согласуются с известными положениями статистической радиотехники, теории чисел, цифровой обработки сигналов.

Апробация результатов диссертации. Результаты работы докладывались и обсуждались на следующих научно-технических конференциях:

- Международных научно-технических конференциях «Информационные системы и технологии» ИСТ-2013, ИСТ-2014, ИСТ-2015, Нижний Новгород, 2013, 2014, 2015;

- XIII научно-техническая конференция "Молодежь в науке", Саров, 2014;

- IX Молодежная научно-техническая конференция «Высокие технологии атомной отрасли. Молодежь в инновационном процессе», Нижний Новгород, 2014;

- XX Нижегородская сессия молодых учёных. Технические науки, Нижний Новгород, 2015;

- XXI Научная конференция по радиофизике, Нижний Новгород, 2017;

- XX Международная конференция «ЦИФРОВАЯ ОБРАБОТКА СИГНАЛОВ И ЕЁ ПРИМЕНЕНИЕ» DSPA-2018, Москва, 2018.

Публикации. Основные результаты работы изложены в 18 публикациях из которых 6 статей в журналах, включённых в перечень изданий, рекомендуемых ВАК для опубликования результатов диссертационных работ,

Получено 2 свидетельства о регистрации программ для ЭВМ.

Личный вклад автора.

1) Разработана математическая модель рекурсивного цифрового фильтра с учётом особенностей реализации на кристалле;

2) Решена задача синтеза рекурсивного фильтра на подмножестве целых чисел на основе знакоразрядного представления методами дискретного математического программирования;

3) Разработано универсальное HDL-описание рекурсивного цифрового целочисленного фильтра, синтезированного методом целочисленного нелинейного программирования, в ПЛИС зарубежного и отечественного производства;

4) Получена реализация рекурсивных цифровых целочисленных фильтров в базисе ПЛИС. Проведена оценка быстродействия и количества необходимых ресурсов кристалла.

Соискателем опубликовано 9 статьей без соавторов, в том числе 4 журналах, включённых в перечень изданий, рекомендуемых ВАК для опубликования результатов диссертационных работ. Приведенные в диссертации результаты получены им лично.

Структура и объем диссертации. Диссертация состоит из введения, четырех глав, заключения, перечня сокращений, библиографического списка использованной литературы из 111 наименований и приложений. Объем диссертации составляет 170 страниц текста, 58 рисунков и 10 таблиц.

Основное содержание работы.

В первой главе диссертации приводится основные особенности реализации целочисленных цифровых фильтров на ПЛИС. Показаны подходы проектирования цифровых фильтров без умножителей. Приведены основные недостатки принципов построения рекурсивных цифровых фильтров с применением билинейного преобразования и квантованием параметров. В качестве альтернативного подхода к решению задачи проектирования цифровых фильтров без умножителей предлагается использовать метод целочисленного нелинейного программирования. Приведен обзор метода и сделана постановка задачи синтеза цифрового фильтра на подмножестве целых чисел.

Во второй главе диссертации приводится алгоритм формирования подмножеств целых чисел, требующих минимальное количество ресурсов при реализации операции умножения на константу в ПЛИС. Показано решение задачи проектирования цифрового фильтра с помощью метода целочисленного нелинейного программирования на различных подмножествах и разных разрядностей цифровых фильтров. Дана оценка выигрыша по количеству операций суммирования и быстродействию.

В третьей главе диссертации описана реализация целочисленного цифрового фильтра на ПЛИС. Приведены значения матричного пространства, необходимого для реализации цифрового фильтра в ПЛИС зарубежного и отечественного производства, и быстродействия.

В четвёртой главе диссертации приводятся описание экспериментально установки и результаты экспериментального исследования цифровых фильтров на ПЛИС полученных во второй главе диссертационной работы.

В заключении приводятся основные результаты и выводы, сформулированные в процессе выполнения диссертации.

Глава I. Проектирование целочисленных цифровых рекурсивных фильтров

В главе рассматриваются основные особенности реализации целочисленных цифровых фильтров в базисе ПЛИС. Показаны подходы проектирования цифровых фильтров без умножителей, а также основные недостатки принципов построения рекурсивных цифровых фильтров с применением билинейного преобразования и квантованием параметров. В качестве альтернативного подхода к решению задачи проектирования цифровых фильтров без умножителей предлагается использовать метод целочисленного нелинейного программирования. Приведен обзор метода и сделана постановка задачи синтеза цифрового фильтра на подмножестве целых чисел. Публикации автора по главе [39, 41, 52, 53].

1.1. Особенности аппаратной реализации ЦЦФ на ПЛИС

Программируемые логические интегральные схемы (ПЛИС) [28] в последнее время стали одном из основных компонентов элементной базы, применяемой в устройствах цифровой обработки сигналов (ЦОС) [27, 91-94, 101106]. Благодаря развитой архитектуре, высокой тактовой частоте и невысокой цене ПЛИС становятся незаменимыми при макетировании и мелкосерийном производстве. Современные ПЛИС имеют широкий набор встроенных блоков и модулей, однако, по сути ПЛИС представляет собой кристалл, на котором расположено большое количество элементарных логических элементов. И как в следствии этого появляется особенность при реализации алгоритмов ЦОС на ПЛИС - это целочисленность. Вещественная арифметика не может быть напрямую применена в ПЛИС, как например в цифровых сигнальных процессорах (DSP), где есть аппаратный модуль операций с плавающей запятой (FPU). Несмотря на данный недостаток у ПЛИС есть существенное преимущество над цифровыми сигнальными процессорами это возможность высокой степени параллелизма, что позволяет производить цифровую обработку на несколько

порядков быстрее. Кроме того, при необходимости модуль операций с плавающей запятой может быть также реализован и в ПЛИС.

Цифровые фильтры (ЦФ) являются основными устройствами многих систем ЦОС. Проектирование ЦФ для систем, реализуемых на ПЛИС, связано с решением задачи получения требуемых характеристик при минимальном количестве используемых логических элементов. Неоптимальное решение этой задачи приводит к бессмысленной трате логических и трассировочных ресурсов микросхемы, к неоправданному увеличению потребляемой мощности, снижению быстродействия и повышению стоимости, что препятствует желанию разработчиков размещать свои системы на одном или малом числе кристаллов [29].

Основная сложность цифровых фильтров, состоящих из умножителей, сумматоров, регистров и других вспомогательных устройств, определяется главным образом умножителями [1]. Максимальная частота дискретизации достигается применением параллельной обработки без мультиплексирования. В практике построения высокоскоростных систем ЦОС широкое применение нашли параллельные цифровые фильтры с постоянными коэффициентами. Умножитель на постоянный коэффициент может быть реализован в ПЛИС несколькими способами: как полный двухвходовый умножитель и как одновходовый умножитель на константу. В качестве полных умножителей чаще всего используются аппаратные умножители, появившиеся в новейших семействах ПЛИС, однако их небольшое количество ограничивает их использование. А в некоторых отечественных микросхемах ПЛИС, например, 5576XC7T (АЕНВ.431260.059ТУ) они попросту отсутствуют. Поэтому распространенным решением является использование умножителей на константу, построенных на логических элементах ПЛИС [30].

Наиболее распространенным подходом к построению умножителя на константу в ПЛИС является использование метода частичных произведений. При этом количество используемых логических ресурсов и тактовая частота

определяются как разрядностью входных данных, так и значением константы. Единицей измерения логических ресурсов в ПЛИС принято считать количество логических ячеек, необходимых для реализации блока. Например, в ПЛИС фирмы Xilinx элементарной логической ячейкой считается слой (slice), состоящий из двух ЛУТ таблиц (LUT - look-up table) и триггеров (Flip Flops). На рисунке 1 приведен пример внутренней структуры слоя (для slice) ПЛИС XC3S700AN фирмы Xilinx.

Рисунок 1. Внутреняя структура (для slice) ПЛИС XC3S700AN фирмы Xilinx.

Для умножителя на константу на основе метода частичных произведений главным образом используются LUT, которые в основном определяют количество занимаемых slice. Именно поэтому количество необходимых LUT является основным критерием эффективности реализации умножителя на константу в ПЛИС. Количество LUT определяется после логического синтеза.

Постоянные коэффициенты ЦФ, используемые в операциях умножения, при реализации на ПЛИС [39], могут быть представлены в виде степени двойки:

я

С = £к *2' (1)

I=1

где £={0,1}, а Я - разрядность коэффициентов. Однако при проектировании ЦФ в базисе ПЛИС целесообразно использовать другое представление чисел [40], где коэффициенты представлены в виде суммы и/или разности чисел, равных степени двойки, где £={0,1,-1}. Такое представление называется знако-разрядном кодом (ЗРК). Для любого числа существует бесконечное множество знако-разрядных представлений этого числа. Знако-разрядное представление, имеющее минимальное количество 1 и -1, называется каноническим знако-разрядным кодом (КЗРК). Преимуществом при представлении числа в виде КЗРК является меньшее количество операций суммирования, необходимых для реализации умножения, что дает выигрыш при аппаратной реализации.

Умножение на постоянный коэффициент можно заменить параллельными операциями сдвига и суммирования/вычитания, что значительно упростит реализацию функции и повысит её быстродействие. Параллельный сдвиг не требует никаких аппаратных и временных затрат и выполняется простым рассогласованием разрядных шин. Инверсию знака можно легко учесть при суммировании.

Цифровые фильтры, в которых умножения на коэффициенты заменены операциями сдвиг/суммирование, называют цифровыми фильтрами без умножителей.

В таблице 1 приведен пример сравнения двух способов представления числа, где 1 обозначает -1.

Таблица 1. Пример сравнения способов представления числа.

Двоичное представление КЗРК

Число 31 31

Код представления 00011111 00100001

Структура 16+8+4+2+1 32-1

Количество суммирований 4 1

Пример структуры умножителя на 31 из таблицы 1 при использовании различных представлениях проиллюстрирован на рисунке 2.

Рисунок 2. Структура умножителя: (слева) двоичное представление, (справа)

КЗРК.

Как видно из рисунка 2 умножение на число 31 можно выполнить с помощью одной операции вычитания, вместо четырех суммирований.

Еще одним приемом уменьшения количества операций суммирования, используемых при выполнении умножения, является выделение общих подвыражений [40, 42]. В этом случае постоянный коэффициент может быть представлен в виде

) =1 '=0

Операции умножения в (2) также выполняются сдвигом. В таблице 2 приведен пример выделения общих подвыражений.

Таблица 2. Пример выделения общих подвыражений.

Без выделения общих подвыражений С выделением общих подвыражений

Число 51 51

Код представления 00110011 (11)* (10001)

Структура 32+16+2+1 (2+1)*(16+1)

Количество суммирований 3 2

Структуры умножителя на 51 из таблицы 2 при выделении общих подвыражений и без него проиллюстрированы на рисунке 3.

Рисунок 3. Структура умножителя: (слева) без выделения общих подвыражений,

(справа) с выделение общих подвыражений.

Как видно из рисунка 3 умножение на число 51 можно выполнить с помощью двух операций суммирования, вместо трех.

1.2. Проектирование рекурсивных цифровых фильтров без умножителей

Проектирование цифровых рекурсивных фильтров с малым количеством операций сдвига и суммирования в умножителях на практике является трудной задачей в виду сильной чувствительности частотной характеристики (ЧХ) к константам умножения [17]. Основной подход заключается в применении

билинейного преобразования [2, 4, 31, 32, 84-89, 106] аналогово прототипа [83] эллиптических рекурсивных фильтров [95] и анализе чувствительности. Построение фильтра осуществляется с помощью всепропускающих секций [96] не более 2-го порядка, подключенных в параллель.

Передаточная функция нечетного порядка эллиптического цифрового фильтра может быть записана как сумма/разность двух всепропускающих секции Иа(2) и Яь(г)\

И (г) = 1(Иа (г) ± Нъ (г)). (3)

где «+» соответствует фильтру низкой частоты, а «-» - высокой частоты. Всего требуется п умножений, где п соответствует нечетному порядку фильтра.

Передаточная функция всепропускающей секции 1 -го порядка определяется

как:

а + г 1

И (г) = а-^тг. (4)

а для второго порядка:

1 + а~

И 2 = 0, (1+Д)г-' + г1 (5)

() 1 + а, (1+ Д -1 +Д •

Применение эллиптических рекурсивных фильтров позволяет на первом этапе синтеза цифрового рекурсивного фильтра получить (п+1)/2 квантованных коэффициентов с высокой чувствительностью, которые оказывают максимальное влияние на ЧХ, без преднамеренного их квантования. На втором этапе применяется вариация коэффициентов для поиска квантованных значений остальных (п+1)/2 коэффициентов, менее значимых для ЧХ. Диапазоны их возможных значений и очередность квантования определяются коэффициентными чувствительностями.

1.3. Основные недостатки принципов построения рекурсивных цифровых фильтров с применением билинейного преобразования и квантованием параметров

Основными недостатками подхода проектирования рекурсивных фильтров в вещественных числах билинейным преобразованием аналогового прототипа являются [31-38]:

1) Принципиальная невозможность синтеза по совокупности характеристик цифрового фильтра, так как никакие требования, кроме требований к АЧХ фильтра, выполнены быть не могут. Во многих источниках [80-82, 104-106, 109, 110], например, прямо указывается невозможность контроля либо удовлетворения требований по фазовым искажениям при расчёте рекурсивного фильтра по аналоговому прототипу, не говоря уже о требованиях по другим характеристикам. Поэтому и неудивительно, что рекурсивные фильтры высокого порядка, спроектированные через аналоговый прототип методом билинейного преобразования или его модификациями в МАТЬАВ, имеют нелинейность ФЧХ порядка сотен градусов, то есть практически непригодны для большинства приложений ЦОС. Основной причиной фазовой нелинейности является то, что при косвенном проектировании рекурсивного фильтра через аналоговый прототип ни на одном этапе классического метода билинейного преобразования требования по фазе коэффициента передачи проектируемого фильтра не учитываются и не могут быть учтены в принципе. Фильтр проектируется лишь по требуемой АЧХ, т.е. на максимальную селекцию цифрового сигнала по амплитуде ценой, естественно, больших фазовых искажений. Физически это объясняется тем, что в основных формах построения (прямой и последовательной) как рекурсивный, так и нерекурсивный цифровой фильтр является дискретной минимальнофазовой системой, в которой модуль и аргумент частотного коэффициента передачи связаны преобразованием Гильберта

К (О = Н^>). (6)

Это означает, что нельзя независимо управлять фазой коэффициента передачи -это приведёт и к неизбежному изменению его модуля, т.е. АЧХ фильтра. Поэтому ужесточение требований по фазе рекурсивного фильтра возможно только за счёт снижения его амплитудной селективности, так как эти два показателя являются принципиально противоречивыми. Если использовать традиционную оценку селективных свойств фильтра среднеквадратичной ошибкой а выполнения требований к АЧХ фильтра

Список литературы диссертационного исследования кандидат наук Артемьев, Владимир Владимирович, 2018 год

Список литературы

1. Мингазин, А.Т. Синтез цифровых фильтров для высокоскоростных систем на кристалле / А.Т. Мингазин // Цифровая обработка сигналов. - 2004. - №2.

- с. 14-23.

2. Рабинер, Л. Теория и применение цифровой обработки сигналов / Л. Рабинер, Б. Гоулд. - М.: Мир. - 1978. - 848 с.

3. Rakhi Thakur. High Speed FPGA Implementation of FIR Filter for DSP Applications. / Thakur Rakhi, Khare Kavita // International Journal of Modeling and Optimization. - Vol. 3. No. 1. - February 2013.

4. Айфичер, Э. Цифровая обработка сигналов: практический подход. / Э. Айфичер, Б. Джервис. - М.: Издательский дом "Вильяме". -2004. -992 с.

5. Солонина, А. Моделирование цифровой обработки сигналов в MATLAB. Часть 7. Моделирование цифровых фильтров средствами программ GUI MATLAB: GUI FDATool. / А. Солонина // Компоненты и технологии. - 2009.

- №5. - С. 127-132.

6. Vijay Kumar Ch. Design of a High Speed FIR Filter on FPGA by Using DA-OBC Algorithm. / Ch Kumar Vijay, Muthyala Leelakrishna, E. Chitra // International Journal of Engineering Research and General Science. - Volume 2. Issue 4.- 2014..

7. Fodisch Philipp Implementing High-Order FIR Filters in FPGAs. / Philipp Fodisch, Artsiom Bryksa, Bert Lange, Wolfgang Enghardt and Peter Kaever // CoRR. -2016.

8. Dempster A.G. Efficient interpolators and filter banks using multiplier blocks. / A,G. Dempster , N.P. Murphy // IEEE Trans. Signal Proc. 2000. -Vol. 48. № 1.- P. 257-261.

9. S. M. Badave. Multiplierless FIR Filter Implementation on FPGA. / S. M. Badave, A.S. Bhalchandra // International Journal of Information and Electronics Engineering. 2012.- May. - Vol. 2, No. 3. - P. 456-459.

10. Ming-Chih Chen. Minimizing Design Costs of an FIR Filter Using a Novel Coefficient Optimization Algorithm. Mathematical Problems in Engineering. / Ming-Chih Chen, Tsung-Ting Chen. // Volume 2014. - Article ID 497471.

11. Martinez-Peiro M. Design of high-speed multiplierless filters using a nonrecursive signed common subexpression algorithm. / M. Martinez-Peiro, E.I. Boemo, L. Wanhammar. // IEEE Trans. Circuits and Syst. II. 2002.- Vol. 49. № 3. - P. 196-203.

12. Vinod A.P. FIR filter implementation by efficient sharing of horizontal and vertical common subexpressios. / A.P. Vinod, Lai E.M.-K., A.B Premkumar. // Electron. Lett. 2003. - Vol. 39. № 2. - P. 251-253.

13. Infinite Impulse Response Filter Structures in Xilinx FPGAs. - режим доступа: http://www.xilinx.com/support/documentation/white papersZwp330.pdf

14. LogiCORE IP FIR Compiler v7.1 PG149. April 2. - 2014. - режим доступа: https://www.xilinx.com/support/documentation/ip documentation/fir compiler/v7 1/pg 149-fir-compiler.pdf.

15. FIR II IP Core UG-01072 - 01.05.2016. - режим доступа: https: //www. altera. com/content/dam/altera-

www/global/en US/pdfs/literature/ug/ug fir compiler ii.pdf.

16. Harish V. Dixit. IIR filters using Xilinx System Generator for FPGA Implementation. / V. Dixit Harish, Dr. Gupta Vikas. // International Journal of Engineering Research and Applications (IJERA). 2012. - Vol. 2. Issue 5. - September-October. - P.303-307.

17. Milic L. D. Design of multiplierless elliptic IIR filters with a small quantization error. / L. D. Milic, M. D. Lutovac // IEEE Trans. Signal Proc. -1999. - Vol. 47. № 2. -P. 469-479.

18. Lutovac M. D. Approximate linear phase multiplierless IIR halfband filter / L. D. Milic, M. D. Lutovac // IEEE Trans. Signal Proc. Lett. - 2000. - Vol. 7. № 3. - P. 5253.

19. Milic, L. D. Design of multiplierless elliptic IIR halfband filters and Hilbert transformers / L. D. Milic, M. D. Lutovac // in Proc. EUSIPCO, '98 Rodos, Greece. -1998 - Sept. - p. 291-294.

20. Dempster A.G. IIR digital filter design using minimum adder multiplier blocks. / A.G. Dempster, M.D.Macleod // IEEE Trans.on Circuits and Systems-II. - 1998 - v. 45, N 6.

21. Yli-Kaakinen J. An algorithm for the design of multiplierless approximately linear-phase lattice wave digital filters. / J. Yli-Kaakinen, T. Saramaki // ISCAS. -2000.- May. - P. 77-80.

22. Persson P. A multimode mean field annealing technique to design recursive digital filters. / P. Persson, S. Nordebo, I. Claesson // IEEE Trans. Circuits and Syst.: II. - 2001.

23. Yli-Kaakinen J. Systematic algorithm for the design of multiplierless lattice wave digital filters. / J.Yli-Kaakinen, T. A. Saramaki. // ISCCSP. -2004. - Mar.- P. 393-396.

24. Milic, L. D. Efficient algorithm for the design of high-speed elliptic IIR filters. / L. D. Milic, M. D. Lutovac // Int. J. Electron. Commun. (AEU). -2003.- Vol. 57. № 4.-P. 255-262.

25. Мингазин, А.Т. Синтез цифровых фильтров на основе фазовых цепей с конечной длиной слова коэффициентов. / А.Т. Мингазин. // II Международная конференция «Цифровая обработка сигналов и ее применения» (DSPA). - 1999. -Т. 1. - Сентябрь. - С. 112-116.

26. Мингазин, А.Т. Синтез полуполосных цифровых фильтров без умножителей на основе фазовых цепей. / А.Т Мингазин // VI Международная конференция «Цифровая обработка сигналов и ее применения» (DSPA). - 2004. -Т.1. - Март-Апрель. - С. 39-41.

27. Meyer-Baese, Uwe. Digital Signal Processing with Field Programmable Gate Arrays. / Uwe Meyer-Baese. - Berlin, Germany: Springer. 2004.

28. Угрюмов Е.П. Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы: учеб. пособие для вузов,

глава 7. Цифровая схемотехника / Е.П. Угрюмов - БХВ-Петербург: Изд.2, 2004. -С. 357.

29. Плотников, П.В. Повышение эффективности реализации цифровых фильтров в ПЛИС. Проблемы разработки перспективных микроэлектронных систем. / П.В. Плотников; под общ. ред. А.Л. Стемпковского. - Сборник научных трудов. - М.: ИППМ РАН, 2006, - c.333-338.

30. Transposed Form FIR Filters, XAPP219. - режим доступа: http://www.xilinx.com/support/documentation/application notes/xapp219.pdf.

31. Антонью, А. Цифровые фильтры: анализ и проектирование. / А. Антонью.

- М.: Радио и Связь ,1983.

32. Каппелини В. Цифровые фильтры и их применение. / В. Каппелини, А.Дж. Константинидис, М. Эмилиани. - Энергоатомиздат, 1983, - 360 с.

33. Мингазин, А.Т. Синтез передаточных функций цифровых фильтров в области дискретных значений коэффициентов (обзор). / А.Т. Мингазин.

- Электронная техника. Сер. 10., 1993. - № 1,2.

34. Dehner, G. On the design Cauer filters with coefficients of limited wordlength / G. Dehner// AEU. - 1975. - B. 26, № 4. S. 165-168.

35. Мингазин, А.Т. Программа DIFID: эффективный синтез каскадных цифровых БИХ-фильтров. / А.Т. Мингазин // М., DSPA. - 2002. - T.1.

36. Мингазин, А.Т. Анализ влияния квантования коэффициентов на характеристики цифровых фильтров. / А.Т. Мингазин // Радиотехника. -1987-. № 6.

37. Баскаков, С.И. Радиотехнические цепи и сигналы. / С.И. Баскаков // М.: Высшая школа. - 2005. - 270 с.

38. EzIIR filter design package. - режим доступа: http://www.ti.com/tool/sprc072.

39. Артемьев, В.В. Реализация целочисленных рекурсивных фильтров без умножителей на ПЛИС / В.В. Артемьев // Вестник Нижегородского университета им. Н.И. Лобачевского. - 2014. - с. 138-141.

40. Koren, I., Computer Arithmetic Algorithms (Second ed.) / I. Koren. - A.K. Peters, Ltd. (Ed.), 2002.

41. Артемьев, В.В. Моделирование и дискретный синтез селективной системы гидроакустического датчика / Артемьев В.В. // Датчики и системы. -2014. - №5.

- С. 52-55.

42. Алёшин, Д.В. Алгоритм синтеза целочисленных умножителей для цифровых КИХ-фильтров. / Д.В. Алёшин // 9-я международная конференция "Цифровая обработка сигналов и её применение" DSPA. - 2007. - c. 96 - 98.

43. Мину, М. Математическое программирование. Теория и алгоритмы / М. Мину. - М.: Наука, 1990. - 488 с.

44. Корбут, А.А. Дискретное программирование / А.А. Корбут, Ю.Ю. Финкельштейн - М.: Наука, 1959. - 370 c.

45. Моисеев, Н.Н. Методы оптимизации / Н.Н Моисеев, Ю.П. Иванилов и др. -М.: Наука, 1978. - 250 с.

46. Батищев, Д. И. Методы оптимального проектирования. / Д.И. Батищев. -М.: Радио и связь, 1984. - 310 с.

47. Батищев, Д.И. Поисковые методы оптимального проектирования. / Д. И. Батищев. - М.: Советское радио, 1975. - 215 с.

48. Воинов, Б.С. Информационные технологии и системы: поиск оптимальных, оригинальных и рациональных решений. / Б.С. Воинов, В.Н. Бугров, Б.Б. Воинов.

- М.: Наука, 2007. - 730 c.

49. Бугров, В.Н. Дискретный синтез цифровых рекурсивных фильтров / В.Н. Бугров, С.Ю. Лупов, Н.Е. Земнюков, Н.Е. Корокозов // Вестник ННГУ. - 2009 -№ 2. - с. 76 - 82.

50. Бугров, В.Н. Формализация задачи структурно-параметрического синтеза радиоэлектронных систем. / В.Н. Бугров, Ю.В. Воронков // Радиотехника. - 2001.

- № 9.

51. Бугров, В.Н. Проектирование цифровых фильтров методами целочисленного нелинейного программирования. / В.Н. Бугров // Вестник ННГУ - 2009. - № 6. - с. 61 - 70.

52. Артемьев, В.В. Поисковые технологии проектирования целочисленных цифровых фильтров. Часть 1. / В.В. Артемьев, В.Н. Бугров, В. И. Пройдаков. // Компоненты и технологии. - 2014. - № 6. - С. 124 - 131.

53. Артемьев, В.В. Поисковые технологии проектирования целочисленных цифровых фильтров. Часть 2. / В.В. Артемьев, В.Н. Бугров, В.И. Пройдаков. // Компоненты и технологии. - 2014. - № 10. - С. 142 - 149.

54. Артемьев, В.В. Моделирование и синтез цифровых ЦНП-фильтров с линейной фазой / В.В. Артемьев // Вестник Нижегородского университета им. Н.И. Лобачевского. - 2014. с. 132-137.

55. Артемьев, В.В. Синтез цифровых рекурсивных фильтров с линейной фазой / В.В. Артемьев, В.Н. Бугров // Компоненты и технологии. - 2013. - № 7. - С. 60-62.

56. Артемьев, В.В. Целочисленные цифровые фильтры - эффективное решение для 8-битовых цифровых платформ / В.В. Артемьев В.Н. Бугров, В.И. Пройдаков, Е.И. Шкелев. // Компоненты и технологии. - 2013. - № 10. - С. 104 - 110.

57. Артемьев, В.В. Моделирование и синтез методом целочисленного нелинейного программирования мало разрядных цифровых фильтров с линейной фазо-частотной характеристикой в базисе ПЛИС. / В.В. Артемьев // Тринадцатая научно-техническая конференция "Молодежь в науке". - 2015. с.528-534.

58. Артемьев, В.В. Моделирование и синтез цифровых мало разрядных ЦНП-фильтров с линейной фазо-частотной характеристикой в базисе ПЛИС. / В.В. Артемьев // Девятая научно-техническая конференция молодых специалистов Росатома "Высокие технологии атомной отрасли. Молодежь в инновационном процессе". - 2014.

59. Артемьев, В.В., Реализация мало разрядных целочисленных цифровых фильтров с линейной фазо-частотной характеристикой в базисе ПЛИС / В.В. Артемьев // Сессия молодых ученых. - 2015.

60. Артемьев, В.В. Синтез целочисленных рекурсивных фильтров без умножителей на не эквидистантном множестве параметров / В.В. Артемьев,

B.Н. Бугров // Успехи современной радиоэлектроники. - 2017. - №7. - С. 53-60.

61. Артемьев, В.В. Реализация на ПЛИС целочисленных цифровых рекурсивных фильтров без умножителей, синтезированных на не эквидистантном множестве параметров / В.В. Артемьев // Успехи современной радиоэлектроники.

- 2017. - №8. - С. 67-76.

62. Артемьев, В.В. Оценка быстродействия каскадных рекурсивных цифровых фильтров, синтезированных методом ЦНП при реализации на ПЛИС / В.В. Артемьев // Компоненты и технологии. - 2017. - № 5. - С. 6 -10.

63. Spartan-3AN Starter Kit User Guide. - Режим доступа : http://www.xilinx.com/support/documentation/boards and kits/ug334.pdf.

64. Spartan-3AN FPGA Family Data Sheet. - Режим доступа : http://www.xilinx.com/support/documentation/data sheets/ds557.pdf.

65. Altera Cyclone IV Device Handbook. - Режим доступа : https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-5v1.pdf.

66. Сергиенко, А.М. VHDL для проектирования вычислительных устройств / А.М. Сергиенко. - К ЧП "Корнейчук", ООО "ТИД "ДС", 2003. - 208 с.

67. Бибило, П.Н. Основы языка VHDL / П.Н. Бибило - М.; СОЛОН-Р, 2002.

- 224с.

68. Суворова, Е. Проектирование цифровых систем на VHDL / Е. Суворова, Ю. Шейнин — СПб.: BHV, 2003. — С. 576.

69. Грушвицкий, Р. И. Проектирование систем на микросхемах с программируемой структурой / Р.И. Грушвицкий, А.Х. Мурсаев, Е.П. Угрюмов -СПб.: БХВ-Петербург, 2002.

70. Бабак, В. П. VHDL. Справочное пособие по основам языка / В.П. Бабак, А.Г. Корченко , Н.П. Тимошенко , С.Ф. Филоненко — М.: Додэка - XXI, 2008. —

C. 224.

71. Зотов, В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACK ISE. / В.Ю. Зотов. - М.: Горячая линия-Телеком, 2003.

- 624с.

72. Стешенко, В.Б. Плис фирмы "ALTERA". Элементная база, система проектирования и языки описания аппаратуры / В.Б. Стешенко. - ДМК Пресс. 2016. - 576 с.

73. Quartus II Handbook Volume 1: Design and Synthesis. - Режим доступа: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/qts/qts_qii5v1.pdf

74. Тарасов, И. Е. Разработка цифровых устройств на основе ПЛИС Xilinx с применением языка VHDL / И.Е. Тарасов. - М.: Горячая линия-Телеком, 2005.

- 252с.

75. Комолов, Д.А. Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель / Д.А. Комолов, Р.А. Мяльк, А.А. Зобенко, А.С. Филлиппов. - М.: ИП РадиоСофт, 2002. - 352 с.

76. Агаков, Т.Ф. Моделирование цифровых фильтров на программируемых логических интегральных схемах / Т.Ф. Агаков, А.А. Носов, М.Ю. Мягчилов, С.В. Абрамов // Вестник Чувашского университета. - 2012. - № 3. - с.185-192.

77. Хацук, В.А. Реализация ЦОС на ПЛИС структуры FPGA: высокая производительность и низкая стоимость реализации / В.А. Хацук // Электроника. -2004. - № 6. - С. 23-26.

78. Cyclone II Device Handbook, Volume 1 - Режим доступа : https: //www.altera.com/en_US/pdfs/literature/hb/cyc2/cyc2_cii5v 1 .pdf.

79. Altera FLEX 10KE. - Режим доступа : https://www.altera.com/en US/pdfs/literature/ds/archives/dsf10ke.pdf.

80. Гольденберг, Л.М. Цифровая обработка сигналов: Справочник / Л.М. Гольденберг, Б.Д. Матюшкин, М.Н. Поляк. - М.: Радио и связь, 1985. - 312с.

81. Блейхут, Р. Быстрые алгоритмы цифровой обработки сигналов / Р. Блейхут, Пер. с англ. - М.: Мир, 1989. - 448 с.

82. Введение в цифровую фильтрацию. Под ред. Р. Богнера и А. Константинидиса, Пер. с англ. - М.: Мир, 1976. - 216 с.

83. Лем, Г. Аналоговые и цифровые фильтры / Г. Лем, Пер. с англ. - М.: Мир, 1982. - 592 с.

84. Оппенгейм, А. Цифровая обработка сигналов / А. Оппенгейм, Р. Шафер. Пер. с англ. - М.: Связь, 1979. - 416 с.

85. Оппенгейм А. Цифровая обработка сигналов / А. Оппенгейм, Р. Шафер. Пер. с англ. - М.: Техносфера, 2006. - 856 с.

86. Прокис, Дж. Цифровая связь / Дж. Прокис. Пер. с англ. - М.: Радио и связь, 2000. - 800 с.

87. Сергиенко, А.Б. Цифровая обработка сигналов / А.Б. Сергиенко. - СПб.: Питер, 2002. - 608 с.

88. Скляр, Б. Цифровая связь. Теоретические основы и практическое применение / Б. Скляр. Пер. с англ. - М.: Издательский дом "Вильямс", 2003. -1104 с.

89. Уидроу, Б. Адаптивная обработка сигналов / Б. Уидроу, С. Стирнз. Пер. с англ. - М.: Радио и связь, 1 989. - 440 с.

90. Matthew P. Donadio CIC Filter Introduction - Режим доступа : http : //www. mikrocontroller.net/attachment/51932/cic2 .pdf

91. Gardner, Floyd M. Interpolation in Digital Modems-Part I / Floyd M. Gardner -Fundamentals IEEE TRANSACTIONS ON COMMUNICATIONS, VOL. 41, NO. 3, MARCH 1993. - P. 501-507.

92. Erup, Lars, Interpolation in Digital Modems-Part II / Lars Erup, Floyd M. Gardner, Robert A. Harris Implementation and Performance: IEEE TRANSACTIONS ON COMMUNICATIONS, VOL. 41, NO. 6, JUNE 1993. - P.998-1008.

93. Gardner, Floyd M. Phaselock / Floyd M. Gardner - Techniques: 3rd edition: John Wiley & Sons, 2005.

94. Nezami, Mohamed K. RF Architectures & Digital Signal Processing Aspects of Digital Wireless Transeivers / Mohamed K. Nezami // Draft. - 2003.

95. Sophocles J. Orfanidis Lecture notes on elliptic filter design - Режим доступа : http://www.ece.rutgers.edu/~orfanidi/ece521/notes.pdf

96. Regalia, Phillip A. The Digital All-Pass Filter: A Versatile Signal Processing Building Block / Phillip A. Regalia, Sanjit K. Mitra, P. P. Vaidyanathan. -PROCEEDINGS OF THE IEEE, VOL. 76, NO. 1, JANUARY 1988. - P.19-37.

97. Vaidyanathan, P. P. Multirate systems and filters bank / P.P.Vaidyanathan - New Jersey: Prentice hall, 1993.

98. Li Tan. Multirate DSP, part 3: ADC oversampling. / Li Tan // EDN. - May 04, 2008.

99. Xilinx XAPP1113: Designing Efficient Digital Up and Down Converters -Режим доступа :

http://www.xilinx.com/support/documentation/application notes/xapp1113.pdf

100. Crochiere, R. E. Multi-Rate Signal Processing / R. E. Crochiere, R. E. and L. R. Rabiner - Englewood Cliffs, NJ: Prentice Hall, 1983.

101. Jackson, L. B. Digital Filters and Signal Processing. / L. B Jackson // Third Ed. Boston: Kluwer Academic Publishers. - 1989.

102. Oppenheim, A. V. Discrete-Time Signal Processing / A. V. Oppenheim and R. W. Schafer - Englewood Cliffs, NJ: Prentice Hall, 1989.

103. Orfanidis, S. J. Introduction to Signal Processing / S. J. Orfanidis. - Upper Saddle River, NJ: Prentice Hall, 1996.

104. Parks, T. W. Digital Filter Design. / New York: John Wiley & Sons, 1987.

105. Proakis, J. G. Digital Signal Processing Principles, Algorithms and Applications / J. G. Proakis and D. G. Manolakis. - Englewood Cliffs, NJ: Prentice Hall, 1996.

106. Хемминг, Р. В. Цифровые фильтры / Р. В. Хемминг пер. с англ. под ред. А. М. Трахтмана // М.: Сов. Радио. - 1980.

107. Потемкин, В.Г. Инструментальные средства Matlab 5.x. / В.Г. Потемкин. - Диалог-МИФИ, 2000.

108. Потемкин, В.Г. Система инженерных и научных расчетов MATLAB 5.х (в 2-х томах). / В.Г. Потемкин. - Диалог - МИФИ, 1999.

109. Цифровые фильтры в электросвязи и радиотехнике / под ред. Л.М. Гольденберга. // М.: Радио и связь. - 1982.

110. Белодедов М.В. Методы проектирования цифровых фильтров: учебное пособие / М.В. Белодедов. - Волгоград: Издательство Волгоградского государственного университета, 2004. - 64 с.

111. Артемьев, В.В. Целочисленные цифровые рекурсивные фильтры на неэквидистантных множествах коэффициентов, реализуемые на ПЛИС / В.В. Артемьев, В.Н. Бугров // 20-я Международная конференция «Цифровая обработка сигналов и её применение - В8РА-2018». - 2018. - Том 2. - С. 662-666.

112. Артемьев В.В. Реализация целочисленных цифровых рекурсивных фильтров без умножителей на ПЛИС отечественного производства / В.В. Артемьев, А.В. Кашин // Цифровая обработка сигналов. -2018. -№1. -с.56-61.

Приложение 1. Акт о внедрении результатов диссертации

Р Ф я ц ВНИИЭФ

Госкорпорация «Росатом»

ФГУП «РФЯЦ-ВНИИЭФ» ФИЛИАЛ

Федерального государственного унитарного предприятия «РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТ Всероссийский научно-исследовательский институт экспериментальной физики»

«НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ИЗМЕРИТЕЛЬНЫХ СИСТЕМ им. Ю.Е. СЕДАКОВ.

АКТ

20.02.2018 № 195-95-30-3340-08/12 г. Нижний Новгород

Первый

УТВЕРЖДАЮ

заместитель

директора - директор филиала, наук, доцент

А.Ю. Седаков

2018 г.

внедрения в филиале Федерального государственного унитарного предприятия «Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики» «Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова» результатов диссертационной работы Артемьева Владимира Владимировича «Проектирование рекурсивных цифровых целочисленных фильтров», представленной на соискание ученой степени кандидата технических наук по специальности 05.12.04 - Радиотехника, в том числе системы и устройства телевидения.

Комиссия, созданная приказом по филиалу, от 20.02.2018 №195-95/183-вр в составе: председатель комиссии - Кашин A.B., заместитель главного конструктора филиала - начальник научно-исследовательского отделения; члены комиссии: Марков A.B., первый заместитель начальника научно-исследовательского отделения по разработке радиотехнических систем; Бажилов В.А., заместитель начальника научно-исследовательского отделения; Куликов Ю.М., начальник НИО 3340, рассмотрела диссертационную работу Артемьева В.В. и констатирует следующее.

Работа Артемьева В.В. посвящена проектированию цифровых фильтров и их аппаратной реализации в базисе ПЛИС/БМК. Ключевой особенностью предлагаемого алгоритма синтеза является отказ от использования операции умножения, которые заменяются на операции сдвига и суммирования. Использование данного подхода позволило сократить, количество необходимых аппаратных ресурсов ПЛИС/БМК, требуемых для реализации цифрового фильтра.

Для получения HDL реализации синтезированных цифровых фильтров, а также для формирования параметрических множеств коэффициентов цифровых фильтров были разработаны и внедрены новые прикладные программы.

Метод проектирования рекурсивных цифровых фильтров без умножителей соответствует мировому уровню. Разработанные в ходе работы цифровые фильтры нашли применение:

1. В приборах, разработанных по НИР «Круиз» и НИР «Круиз-2», в блоках обработки, где использование цифровых фильтров без умножителей позволило получить требуемые амплитудно-частотные и фазо-частотные характеристики, при малой разрядности цифровой системы, а также выполнить обработку сигнала в реальном времени, что позволило отказаться от применения микросхем буферного ОЗУ и, тем самым, снизить габариты блока на 30% и стоимость на 10%.

2. В приборе, разработанном по НИР «Поиск», в блоке обработки, где применение цифровых фильтров без умножителей позволило получить выигрыш в энергетическом потенциале на 3 дБ при децимации сигнала в предварительном цифровом тракте обработки и сэкономить 10% ресурсов ПЛИС по сравнению с традиционным подходом решения задачи децимации сигнала.

(

Председатель комиссии

Члены комиссии:

Ю.М. Куликов

В.А. Бажилов

Приложение 2. Сформированные подмножества целых чисел и их

структура в ПЛИС

Положительные числа подмножества 10 и их структура представления в ПЛИС приведены в таблице 8. Отрицательные числа подмножества соответствуют положительным, взятым со знаком минус. Для получения структуры представления отрицательных чисел необходимо выполнить инверсию знаков в структуре представлении соответствующего положительного числа. Всего чисел в подмножестве: 31.

Таблица 8. Положительные числа подмножества 10 и их структура.

Число Структура

0 0

1 1

2 2 = 2

4 4 = 4

8 8 = 8

16 16 = 16

32 32 = 32

64 64 = 64

128 128=128

256 256 = 256

512 512 =512

1024 1024 = 1024

2048 2048 = 2048

4096 4096 = 4096

8192 8192 =8192

16384 16384 =16384

Положительные числа подмножества ¡1 и их структура представления в ПЛИС приведены в таблице 9. Отрицательные числа подмножества соответствуют положительным, взятым со знаком минус. Для получения структуры представления отрицательных чисел необходимо выполнить инверсию знаков в структуре представлении соответствующего положительного числа. Всего чисел в подмножестве: 423.

Таблица 9. Положительные числа подмножества ¡1 и их структура.

Число Структура Число Структура

0 0 2047 2048 - 1 = 2047

1 1 2048 2048 = 2048

2 2 = 2 2049 1 + 2048 = 2049

3 1 + 2 = 3 2050 2 + 2048 = 2050

4 4 = 4 2052 4 + 2048 = 2052

5 1 + 4 = 5 2056 8 + 2048 = 2056

6 2 + 4 = 6 2064 16 + 2048 = 2064

7 8 - 1 = 7 2080 32 + 2048 = 2080

8 8 = 8 2112 64 + 2048 = 2112

9 1 + 8 = 9 2176 128+2048=2176

10 2 + 8 = 10 2304 256 + 2048 = 2304

12 4 + 8 = 12 2560 512 +2048=2560

14 16 - 2 = 14 3072 1024 + 2048 = 3072

15 16 - 1 = 15 3584 4096 - 512 = 3584

16 16 = 16 3840 4096 - 256 = 3840

17 1 + 16 = 17 3968 4096 - 128 = 3968

18 2 + 16 = 18 4032 4096 - 64 = 4032

20 4 + 16 = 20 4064 4096 - 32 = 4064

24 8 + 16 = 24 4080 4096 - 16 = 4080

28 32 - 4 = 28 4088 4096 - 8 = 4088

Число Структура Число Структура

30 32 - 2 = 30 4092 4096 - 4 = 4092

31 32 - 1 = 31 4094 4096 - 2 = 4094

32 32 = 32 4095 4096 - 1 = 4095

33 1 + 32 = 33 4096 4096 = 4096

34 2 + 32 = 34 4097 1 + 4096 = 4097

36 4 + 32 = 36 4098 2 + 4096 = 4098

40 8 + 32 = 40 4100 4 + 4096 = 4100

48 16 + 32 = 48 4104 8 + 4096 = 4104

56 64 - 8 = 56 4112 16 + 4096 = 4112

60 64 - 4 = 60 4128 32 + 4096 = 4128

62 64 - 2 = 62 4160 64 + 4096 = 4160

63 64 - 1 = 63 4224 128 + 4096 = 4224

64 64 = 64 4352 256 + 4096 = 4352

65 1 + 64 = 65 4608 512 +4096=4608

66 2 + 64 = 66 5120 1024 + 4096=5120

68 4 + 64 = 68 6144 2048+ 4096=6144

72 8 + 64 = 72 7168 8192 - 1024 = 7168

80 16 + 64 = 80 7680 8192 - 512 = 7680

96 32 + 64 = 96 7936 8192 - 256 = 7936

112 128 - 16 = 112 8064 8192 - 128 = 8064

120 128 - 8 = 120 8128 8192 - 64 = 8128

124 128 - 4 = 124 8160 8192 - 32 = 8160

126 128 - 2 = 126 8176 8192 - 16 = 8176

127 128 - 1 = 127 8184 8192 - 8 = 8184

128 128=128 8188 8192 - 4 = 8188

129 1 + 128 = 129 8190 8192 - 2 = 8190

130 2 + 128 = 130 8191 8192 - 1 = 8191

Число Структура Число Структура

132 4 + 128 = 132 8192 8192 = 8192

136 8 + 128 = 136 8193 1 + 8192 = 8193

144 16 + 128 = 144 8194 2 + 8192 = 8194

160 32 + 128 = 160 8196 4 + 8192 = 8196

192 64 + 128 = 192 8200 8 + 8192 = 8200

224 256 - 32 = 224 8208 16 + 8192 = 8208

240 256 - 16 = 240 8224 32 + 8192 = 8224

248 256 - 8 = 248 8256 64 + 8192 = 8256

252 256 - 4 = 252 8320 128+ 8192= 8320

254 256 - 2 = 254 8448 256+ 8192= 8448

255 256 - 1 = 255 8V04 512 + 8192= 8V04

256 256 = 256 9216 1024 + 8192 =9216

25V 1 + 256 = 25V 10240 2048 + 8192 = 10240

258 2 + 256 = 258 12288 4096 + 8192 = 12288

260 4 + 256 = 260 14336 16384 - 2048 = 14336

264 8 + 256 = 264 15360 16384 - 1024 = 15360

2V2 16 + 256 = 2V2 158V2 16384 - 512 = 158V2

288 32 + 256 = 288 16128 16384 - 256 = 16128

320 64 + 256 = 320 16256 16384 - 128 = 16256

384 128 + 256 = 384 16320 16384 - 64 = 16320

Число Структура Число Структура

448 512 - 64 = 448 16352 16384 - 32 = 16352

480 512 - 32 = 480 16368 16384 - 16 = 16368

496 512 - 16 = 496 16376 16384 - 8 = 16376

504 512 - 8 = 504 16380 16384 - 4 = 16380

508 512 - 4 = 508 16382 16384 - 2 = 16382

510 512 - 2 = 510 16383 16384 - 1 = 16383

511 512 - 1 = 511 16384 16384 =16384

512 512 =512 16385 1+ 16384 = 16385

513 1 + 512 = 513 16386 2 + 16384 = 16386

514 2 + 512 = 514 16388 4 + 16384 = 16388

516 4 + 512 = 516 16392 8 + 16384 = 16392

520 8 + 512 = 520 16400 16 + 16384 =16400

528 16 + 512 = 528 16416 32 + 16384 =16416

544 32 + 512 = 544 16448 64 + 16384 =16448

576 64 + 512 = 576 16512 128 + 16384 = 16512

640 128 + 512 = 640 16640 256 + 16384 = 16640

768 256 + 512 = 768 16896 512 + 16384 = 16896

896 1024 - 128 = 896 17408 1024 + 16384 = 17408

960 1024 - 64 = 960 18432 2048 + 16384 = 18432

992 1024 - 32 = 992 20480 4096 + 16384 = 20480

Число Структура Число Структура

1008 1024 - 16 = 1008 245V6 8192 + 16384 = 245V6

1016 1024 - 8 = 1016 286V2 32V68 - 4096 = 286V2

1020 1024 - 4 = 1020 30V20 32V68 - 2048 = 30V20

1022 1024 - 2 = 1022 31V44 32V68 - 1024 = 31V44

1023 1024 - 1 = 1023 32256 32V68 - 512 = 32256

1024 1024 = 1024 32512 32V68 - 256 = 32512

1025 1 + 1024 = 1025 32640 32V68 - 128 = 32640

1026 2 + 1024 = 1026 32V04 32V68 - 64 = 32V04

1028 4 + 1024 = 1028 32V36 32V68 - 32 = 32V36

1032 8 + 1024 = 1032 32V52 32V68 - 16 = 32V52

1040 16 + 1024 = 1040 32V60 32V68 - 8 = 32V60

1056 32 + 1024 = 1056 32V64 32V68 - 4 = 32V64

1088 64 + 1024 = 1088 32V66 32V68 - 2 = 32V66

1152 128+ 1024= 1152 32V6V 32V68 - 1 = 32V6V

1280 256 + 1024 = 1280

1536 512 + 1024= 1536

1V92 2048 - 256 = 1V92

1920 2048 - 128 = 1920

1984 2048 - 64 = 1984

2016 2048 - 32 = 2016

Число Структура Число Структура

2032 2048 - 16 = 2032

2040 2048 - 8 = 2040

2044 2048 - 4 = 2044

2046 2048 - 2 = 2046

Положительные числа подмножества 12 и их структура представления в ПЛИС приведены в таблице 10. Отрицательные числа подмножества соответствуют положительным, взятым со знаком минус. Для получения структуры представления отрицательных чисел необходимо выполнить инверсию знаков в структуре представлении соответствующего положительного числа. Всего чисел в подмножестве: 3993.

Таблица 10. Положительные числа подмножества 12 и их структура.

Число Структура Число Структура Число Структура

0 0 2076 32 - 4 + 2048 = 2076 10160 ( 1 + 4 ) * (2048 - 16)=10160

1 1 2078 32 - 2 + 2048 = 2078 10176 2048 - 64 + 8192 = 10176

2 2 = 2 2079 32 - 1 + 2048 = 2079 10200 ( 1 + 4 ) * (2048 - 8)= 10200

3 1 + 2 = 3 2080 32 + 2048 = 2080 10208 2048 - 32 + 8192 = 10208

4 4 = 4 2081 1 + 32 + 2048 = 2081 10220 ( 1 + 4 ) * (2048 - 4)= 10220

5 1 + 4 = 5 2082 2 + 32 + 2048 = 2082 10224 2048 - 16 + 8192 = 10224

6 2 + 4 = 6 2084 4 + 32 + 2048 = 2084 10230 ( 1 + 4 ) * (2048 - 2)= 10230

Число Структура Число Структура Число Структура

V 8 - 1 = V 2G88 8 + 32 + 2G48 = 2G88 1G232 2G48 - 8 + 8192 = 1G232

8 8 = 8 2G96 16 + 32 + 2G48 = 2G96 1G235 ( 1 + 4 ) * (2G48 - 1)=1G235

9 1 + 8 = 9 21G4 64 - 8 + 2G48 = 21G4 1G236 2G48 - 4 + 8192 = 1G236

1G 2 + 8 = 1G 21G8 64 - 4 + 2G48 = 21G8 1G238 2G48 - 2 + 8192 = 1G238

11 1 + 2 + 8 = 11 211G 64 - 2 + 2G48 = 211G 1G239 2G48 - 1 + 8192 = 1G239

12 4 + 8 = 12 2111 64 - 1 + 2G48 = 2111 1G24G 2G48+ 8192 = 1G24G

13 1 + 4 + 8 = 13 2112 64 + 2G48 = 2112 1G241 1 + 2G48 + 8192 = 1G241

14 16 - 2 = 14 2113 1 + 64 + 2G48 = 2113 1G242 2 + 2G48 + 8192 = 1G242

15 16 - 1 = 15 2114 2 + 64 + 2G48 = 2114 1G244 4 + 2G48 + 8192 = 1G244

16 16 = 16 2116 4 + 64 + 2G48 = 2116 1G245 ( 1 + 4 ) * (1 + 2G48)= 1G245

17 1 + 16 = 17 212G 8 + 64 + 2G48 = 212G 1G248 8 + 2G48 + 8192 = 1G248

18 2 + 16 = 18 2128 16 + 64 + 2G48 = 2128 1G25G ( 1 + 4 ) * (2 + 2G48)= 1G25G

19 1 + 2 + 16 = 19 2142 ( 1 + 16 ) * (128 - 2) = 2142 1G256 16 + 2G48 + 8192 =1G256

Число Структура Число Структура Число Структура

20 4 + 16 = 20 2144 32 + 64 + 2048 = 2144 10260 ( 1 + 4 ) * (4 + 2048)= 10260

21 1 + 4 + 16 = 21 2145 ( 1 + 32 ) * (1 + 64)=2145 10272 32 + 2048 + 8192 =10272

22 2 + 4 + 16 = 22 2159 ( 1 + 16 ) * (128 - 1) = 2159 10280 ( 1 + 4 ) * (8 + 2048)= 10280

23 8 - 1 + 16 = 23 2160 128 - 16 + 2048 = 2160 10304 64 + 2048 + 8192 =10304

24 8 + 16 = 24 2168 128 - 8 + 2048 = 2168 10320 ( 1 + 4 ) * (16 + 2048)= 10320

25 1 + 8 + 16 = 25 2172 128 - 4 + 2048 = 2172 10368 128 + 2048 + 8192 =10368

26 2 + 8 + 16 = 26 2174 128 - 2 + 2048 = 2174 10400 ( 1 + 4 ) * (32 + 2048)= 10400

27 32 - 1 - 4 = 27 2175 128 - 1 + 2048 = 2175 10496 256 + 2048 + 8192 =10496

28 32 - 4 = 28 2176 128 + 2048 = 2176 10560 ( 1 + 4 ) * (64 + 2048)= 10560

29 1 + 32 - 4 = 29 2177 1 + 128 + 2048 = 2177 10752 512 +2048+ 8192 =10752

30 32 - 2 = 30 2178 2 + 128 + 2048 = 2178 10880 ( 1 + 4 ) * (128 + 2048)= 10880

31 32 - 1 = 31 2180 4 + 128 + 2048 = 2180 11264 1024 + 2048 + 8192 =11264

32 32 = 32 2184 8 + 128 + 2048 = 2184 11520 ( 1 + 2 ) * (4096 - 256)= 11520

Число Структура Число Структура Число Структура

33 1 + 32 = 33 2192 16 + 128 + 2G48 = 2192 11776 4G96 - 512 + 8192 =11776

34 2 + 32 = 34 2193 ( 1 + 16 ) * (1 + 128)=2193 119G4 ( 1 + 2 ) * (4G96 - 128)=119G4

35 1 + 2 + 32 = 35 22G8 32 + 128 + 2G48 = 22G8 12G32 4G96 - 256 + 8192 =12G32

36 4 + 32 = 36 221G ( 1 + 16 ) * (2 + 128)=221G 12G96 ( 1 + 2 ) * (4G96 - 64)=12G96

37 1 + 4 + 32 = 37 2232 ( 1 + 8 ) * (256 -8) = 2232 1216G 4G96 - 128 + 8192 =1216G

38 2 + 4 + 32 = 38 224G 64 + 128 + 2G48 = 224G 12192 ( 1 + 2 ) * (4G96 - 32)=12192

39 8 - 1 + 32 = 39 2244 ( 1 + 16 ) * (4 + 128) = 2244 12224 4G96 - 64 + 8192 = 12224

4G 8 + 32 = 4G 2268 ( 1 + 8 ) * (256 -4) = 2268 1224G ( 1 + 2 ) * (4G96 - 16)= 1224G

41 1 + 8 + 32 = 41 2272 256 - 32 + 2G48 = 2272 12256 4G96 - 32 + 8192 = 12256

42 2 + 8 + 32 = 42 2286 ( 1 + 8 ) * (256 -2) = 2286 12264 ( 1 + 2 ) * (4G96 - 8)= 12264

44 4 + 8 + 32 = 44 2288 256 - 16 + 2G48 = 2288 12272 4G96 - 16 + 8192 = 12272

45 ( 1 + 2 ) * (16 -1) = 45 2295 ( 1 + 8 ) * (256 -1) = 2295 12276 ( 1 + 2 ) * (4G96 - 4)= 12276

46 16 - 2 + 32 = 46 2296 256 - 8 + 2G48 = 2296 1228G 4G96 - 8 + 8192 = 1228G

Число Структура Число Структура Число Структура

47 16 - 1 + 32 = 47 2300 256 - 4 + 2048 = 2300 12282 ( 1 + 2 ) * (4096 - 2)= 12282

48 16 + 32 = 48 2302 256 - 2 + 2048 = 2302 12284 4096 - 4 + 8192 = 12284

49 1 + 16 + 32 = 49 2303 256 - 1 + 2048 = 2303 12285 ( 1 + 2 ) * (4096 - 1)= 12285

50 2 + 16 + 32 = 50 2304 256 + 2048 = 2304 12286 4096 - 2 + 8192 = 12286

51 ( 1 + 2 ) * (1 + 16) = 51 2305 1 + 256 + 2048 = 2305 12287 4096 - 1 + 8192 = 12287

52 4 + 16 + 32 = 52 2306 2 + 256 + 2048 = 2306 12288 4096 + 8192 = 12288

54 64 - 2 - 8 = 54 2308 4 + 256 + 2048 = 2308 12289 1 + 4096 + 8192 = 12289

55 64 - 1 - 8 = 55 2312 8 + 256 + 2048 = 2312 12290 2 + 4096 + 8192 = 12290

56 64 - 8 = 56 2313 ( 1 + 8 ) * (1 + 256)=2313 12291 ( 1 + 2 ) * (1 + 4096)= 12291

57 1 + 64 - 8 = 57 2320 16 + 256 + 2048 = 2320 12292 4 + 4096 + 8192 = 12292

58 2 + 64 - 8 = 58 2322 ( 1 + 8 ) * (2 + 256) = 2322 12294 ( 1 + 2 ) * (2 + 4096)= 12294

59 64 - 1 - 4 = 59 2336 32 + 256 + 2048 = 2336 12296 8 + 4096 + 8192 = 12296

60 64 - 4 = 60 2340 ( 1 + 8 ) * (4 + 256) = 2340 12300 ( 1 + 2 ) * (4 + 4096)= 12300

Число Структура Число Структура Число Структура

61 1 + 64 - 4 = 61 2368 64 + 256 + 2048 = 2368 12304 16 + 4096 + 8192 =12304

62 64 - 2 = 62 2376 ( 1 + 8 ) * (8 + 256) = 2376 12312 ( 1 + 2 ) * (8 + 4096)= 12312

63 64 - 1 = 63 2400 ( 1 + 4 ) * (512 -32) = 2400 12320 32 + 4096 + 8192 =12320

64 64 = 64 2432 128+256+ 2048 = 2432 12336 ( 1 + 2 ) * (16 + 4096)= 12336

65 1 + 64 = 65 2448 ( 1 + 8 ) * (16 + 256) = 2448 12352 64 + 4096 + 8192 =12352

66 2 + 64 = 66 2480 ( 1 + 4 ) * (512 -16) = 2480 12384 ( 1 + 2 ) * (32 + 4096)= 12384

67 1 + 2 + 64 = 67 2496 512 - 64 + 2048 = 2496 12416 128 + 4096 + 8192 =12416

68 4 + 64 = 68 2520 ( 1 + 4 ) * (512 -8) = 2520 12480 ( 1 + 2 ) * (64 + 4096)= 12480

69 1 + 4 + 64 = 69 2528 512 - 32 + 2048 = 2528 12544 256 + 4096 + 8192 =12544

70 2 + 4 + 64 = 70 2540 ( 1 + 4 ) * (512 -4) = 2540 12672 ( 1 + 2 ) * (128 + 4096)= 12672

71 8 - 1 + 64 = 71 2544 512 - 16 + 2048 = 2544 12800 512 +4096+ 8192 =12800

72 8 + 64 = 72 2550 ( 1 + 4 ) * (512 -2) = 2550 13056 ( 1 + 2 ) * (256 + 4096)= 13056

73 1 + 8 + 64 = 73 2552 512 - 8 + 2048 = 2552 13312 1024 + 4096 + 8192 =13312

Число Структура Число Структура Число Структура

74 2 + 8 + 64 = 74 2555 ( 1 + 4 ) * (512 -1) = 2555 13440 ( 8 - 1 ) * (2048 -128)=13440

75 ( 1 + 4 ) * (16 -1) = 75 2556 512 - 4 + 2048 = 2556 13824 16384 - 512 -2048 = 13824

76 4 + 8 + 64 = 76 2558 512 - 2 + 2048 = 2558 13888 ( 8 - 1 ) * (2048 -64)= 13888

78 16 - 2 + 64 = 78 2559 512 - 1 + 2048 = 2559 14080 16384 - 256 -2048 = 14080

79 16 - 1 + 64 = 79 2560 512 +2048= 2560 14112 ( 8 - 1 ) * (2048 -32)= 14112

80 16 + 64 = 80 2561 1 + 512 + 2048 = 2561 14208 16384 - 128 -2048 = 14208

81 1 + 16 + 64 = 81 2562 2 + 512 + 2048 = 2562 14224 ( 8 - 1 ) * (2048 -16)= 14224

82 2 + 16 + 64 = 82 2564 4 + 512 + 2048 = 2564 14272 16384 - 64 -2048 = 14272

84 4 + 16 + 64 = 84 2565 ( 1 + 4 ) * (1 + 512)=2565 14280 ( 8 - 1 ) * (2048 -8) = 14280

85 ( 1 + 4 ) * (1 + 16) = 85 2568 8 + 512 + 2048 = 2568 14304 16384 - 32 -2048 = 14304

88 8 + 16 + 64 = 88 2570 ( 1 + 4 ) * (2 + 512)=2570 14308 ( 8 - 1 ) * (2048 -4) = 14308

90 ( 1 + 2 ) * (32 -2) = 90 2576 16 + 512 + 2048 = 2576 14320 16384 - 16 -2048 = 14320

92 32 - 4 + 64 = 92 2580 ( 1 + 4 ) * (4 + 512)=2580 14322 ( 8 - 1 ) * (2048 -2) = 14322

Число Структура Число Структура Число Структура

93 ( 1 + 2 ) * (32 -1) = 93 2592 32 + 512 + 2048 = 2592 14328 16384 - 8 - 2048 = 14328

94 32 - 2 + 64 = 94 2600 ( 1 + 4 ) * (8 + 512)=2600 14329 ( 8 - 1 ) * (2048 -1) = 14329

95 32 - 1 + 64 = 95 2624 64 + 512 + 2048 = 2624 14332 16384 - 4 - 2048 = 14332

96 32 + 64 = 96 2640 ( 1 + 4 ) * (16 + 512)=2640 14334 16384 - 2 - 2048 = 14334

97 1 + 32 + 64 = 97 2688 128+ 512 + 2048 = 2688 14335 16384 - 1 - 2048 = 14335

98 2 + 32 + 64 = 98 2720 ( 1 + 4 ) * (32 + 512)=2720 14336 16384 - 2048 = 14336

99 ( 1 + 2 ) * (1 + 32) = 99 2816 256 + 512 + 2048=2816 14337 1 + 16384 - 2048 = 14337

100 4 + 32 + 64 = 100 2880 ( 1 + 2 ) * (1024 - 64) = 2880 14338 2 + 16384 - 2048 = 14338

102 ( 1 + 2 ) * (2 + 32)= 102 2944 1024 - 128 + 2048 = 2944 14340 4 + 16384 - 2048 = 14340

104 8 + 32 + 64 = 104 2976 ( 1 + 2 ) * (1024 - 32) = 2976 14343 ( 8 - 1 ) * (1 + 2048)= 14343