Разработка методов анализа основных параметров функциональных устройств микропроцессоров на начальной стадии проектирования тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Ключников, Андрей Михайлович

• Ключников, Андрей Михайлович
• кандидат технических наук
• 2013

Оглавление диссертации кандидат технических наук Ключников, Андрей Михайлович

Содержание

Содержание

Введение

1. Направления развития универсальных микропроцессоров

1.1. Методы повышения производительности микропроцессоров

1.2. Проблемы разработки новых микропроцессоров

1.3. Архитектура 7/4-64

1.4. Архитектура УЬШи морфинг програмного кода

1.5. Микропроцессорная архитектура «Эльбрус»

1.6. Выводы

2. Методы оценки параметров микропроцессоров

2.1. Оценка площади кристалла микропроцессора

2.2. Оценка задержки на критическом пути

2.3. Оценка производительности микропроцессора

2.4. Выводы

3. Метод оценки площади кристалла микропроцессора

3.1. Обзор существующих методов оценки

3.2. Метод оценки площади функциональных устройств микропроцессора

3.3. Система оценки основных параметров микропроцессоров

3.4. Структура системы оценки основных параметров микропроцессора41

3.5. Структура базы данных

3.6. Расчет площади микропроцессора на разной технологии производства, напряжении питания и при любой допустимой тактовой частоте

3.7. Зависимость площади функциональных устройств от технологии производства

3.8. Сравнение площади функциональных устройств процессоров

3.9. Расчет площади функциональных устройств нового микропроцессора

3.10. Точность метода оценки площади устройств микропроцессора

3.11. Разработка архитектурного плана микропроцессора

3.12. Выводы

4. Метод оценки задержки на критическом пути

4.1. Оценка качества функциональных схем

4.2. Расчет задержек логических элементов

2

4.3. Расчет задержки линии связи

4.4. Упрощенная модель расчета задержки линии связи

4.5. Уменьшение задержки линии связи

4.6. Предпосылки к разработке метода расчета задержек линии связи

4.7. Алгоритм расчета задержки распространения сигнала на начальной стадии проектирования

4.8. Точность метода оценки задержки на критических путях

4.9. Выводы

5. Метод расчета производительности

5.1. Способы оценки производительности микропроцессоров

5.2. Симуляторы для оценки производительности микроархитектур

5.3. Единицы измерения производительности модели процессора

5.4. Набор тестов для измерения производительности

5.5. Моделирование устройств микропроцессора

5.5.1.Функциональные устройства современного микропроцессора

5.5.2.Подсистема памяти микропроцессора

5.5.3.Разработка подсистемы памяти с высокой пропускной способностью

5.5.4.Использование «псевдо» портов для увеличения пропускной способности

5.5.5. Алгоритмы выборки запросов обращения в общую подсистему памяти

5.5.6.Способ сокращения количества портов в буфере промахов

5.5.7. Аппаратная реализация алгоритма упорядочивания команд обращения в память

5.5.8. Алгоритм перенаправления чтения на запись

5.8. Выводы

Заключение

Литература

Приложение 1. Текст программы на языке VBA

Введение диссертации (часть автореферата) на тему «Разработка методов анализа основных параметров функциональных устройств микропроцессоров на начальной стадии проектирования»

Введение

Актуальность темы

Конкуренция между производителями универсальных микропроцессоров (МП) приводит к созданию всё более дешевых и высокопроизводительных приборов за счет улучшения их архитектуры и усовершенствования технологии производства. На сегодняшний день можно выделить следующие основные направления развития современных микропроцессоров:

• Повышение тактовой частоты. Повышение тактовой частоты происходит за счет более совершенной технологии производства с меньшими проектными нормами; увеличения числа топологических слоев; более развитой схемотехники меньшей каскадности и с более совершенными транзисторами, а также более плотной компоновки функциональных устройств на кристалле.

• Увеличение объема и пропускной способности подсистемы памяти. Возможные решения для увеличения пропускной способности подсистемы памяти включают: создание кэш-памяти одного или нескольких уровней, увеличение числа портов доступа к памяти для чтения и записи, повышение пропускной способности шины, а также увеличение количества шин передачи данных между процессором и памятью (между кэш- и основной памятью).

• Увеличение числа параллельно работающих исполнительных устройств. В каждом новом поколении микропроцессоров увеличивается число функциональных исполнительных устройств и улучшаются их характеристики, как временные (сокращение числа ступеней конвейера и уменьшение длительности каждой ступени), так и функциональные (введение ^Ж-расширений, А КХ-расширений системы команд).

С усовершенствованием технологии производства уменьшаются размеры транзисторов, сокращается задержка, что позволяет повысить тактовую частоту микропроцессора, уменьшить его площадь, и, как следствие, понизить себестоимость изготовления кристалла. Сегодня сложность про-

4

цессоров настолько высока, что на кристалле может размещаться несколько сотен миллионов логических вентилей. Кроме того, совершенствование технологии позволяет уменьшить мощность, рассеиваемую при работе МП, что улучшает его потребительские свойства. Как следствие, на рынке появляется все больше различных мобильных вычислительных систем. Однако каждый новый шаг на пути уменьшения характерных размеров логических вентилей требует все больших затрат времени и ресурсов, а новые технологии, в связи с особенностями проектирования МП, не позволяют существенно повысить тактовую частоту. Поэтому конкуренция перемещается в сферу повышения архитектурной производительности вычислительной системы за счет увеличения количества вентилей на кристалле, в том числе путем увеличения числа МП на одном кристалле, работающих одновременно. Для успешного развития в этом направлении необходимо быстро принимать решения о выборе той или иной архитектуры МП, уметь быстро оценивать быстродействие, себестоимость и потребительские свойства будущего продукта. Следовательно, нужно уметь быстро и более-менее точно оценивать площадь кристалла, его мощность и производительность на самых ранних этапах проектирования вычислительной системы - на этапе разработки архитектуры. Кроме того, это необходимо для оптимизации выбранной архитектуры под разные цели -мобильные системы, высокопроизводительные серверы и так далее.

Для решения этой задачи требуется создание специальных инструментов, которые помогут рассчитать основные параметры процессора (площадь микропроцессора на кристалле, потребляемая мощность, частота, производительность) на ранних стадиях разработки. Знание этих параметров поможет раньше принять важные решения в процессе проектирования.

Целью работы является разработка методов анализа основных параметров функциональных устройств микропроцессора на начальной стадии

проектирования и их использование для предварительного расчета параметров микропроцессора в целом.

Для достижения поставленной цели в диссертации решаются следующие основные задачи:

• Проведено исследование существующих методов оценки площади устройств на кристалле процессора, задержек на критических путях и производительности.

• Исследованы современные универсальные микропроцессоры с целью выявления наиболее существенных параметров, влияющих на конечный результат, которые необходимо учитывать на ранней стадии проектирования микропроцессора на уровне кристалла.

• Создана база данных современных микропроцессоров, в которой хранится информация обо всех функциональных устройствах процессоров и соответствие между параметрами ранее разработанных устройств.

• Разработана модель для расчета площади кристалла на основе созданной базы данных.

• Выполнена установка специализированных САПР в общую структуру САПР предприятия и настройка САПР на современный технологический процесс для разработки архитектурного плана кристалла.

• Разработан архитектурный план кристалла микропроцессора с трассировкой основных связей между устройствами.

• На базе архитектурного плана проведен расчет задержек основных критических путей микропроцессора для определения его максимальной тактовой частоты.

• Представлено описание устройств микропроцессора на языке программирования высокого уровня для построения потактового симулятора разрабатываемого микропроцессора с целью предварительной оценки его производительности.

Объектом исследования в представленной диссертации являются современные универсальные высокопроизводительные микропроцессоры.

6

Предметом исследования - модели и методы для оценки параметров функциональных устройств микропроцессоров, применимые на начальном (архитектурном) этапе их проектирования.

Методы исследования. При решении задач диссертационного исследования применялись методы системного анализа, функционального анализа, математического анализа. Для исследования функциональных устройств процессора использовалось имитационное моделирование на ЭВМ, а также методы статистического анализа. Для подтверждения оценок заявленных параметров экспериментальные исследования проводились на потактовом симуляторе микропроцессора. Научная новизна работы

Разработан метод для оценки площади кристалла микропроцессора на начальной стадии проектирования, отличие которого от традиционных методов заключается в наличии следующих особенностей:

• Использование информации о параметрах устройств ранее разработанных процессоров.

• Систематизация информации об устройствах в специальной базе данных, в которой функциональные устройства процессора представляются в виде набора элементарных устройств.

• В базе данных для каждого элементарного устройства определяются взаимозависимости между площадью устройства и его характеристиками.

• Площадь проектируемого процессора определяется как сумма площадей элементарных устройств из базы данных, входящих в состав процессора.

• Площадь элементарного устройства определяется с учетом таких параметров, как технологический процесс, напряжение питания и тактовая частота.

• Оценка площади производится на этапе архитектурного проектирования, на котором отсутствует схемотехническое описание устройств процессора.

Разработан метод для анализа задержек на критических путях, обладающий следующими преимуществами перед ранее разработанными методами:

• Применяется метод логического усилия для расчета задержек логических элементов.

• Используется архитектурный план кристалла микропроцессора для оценки длин линий связи между устройствами процессора и проверки плотности трассировки.

Разработаны новые устройства и алгоритмы работы проектируемого процессора:

• Разработан алгоритм перенаправления записи на чтение, позволяющий повысить производительность процессора с несколькими потоками вычислений.

• Разработан алгоритм, основанный на использовании «псевдо» портов для увеличения пропускной способности кэш-памяти в случае ограниченного числа физических портов.

• Исследованы алгоритмы выбора запросов обращения в подсистему памяти, позволяющие максимально использовать её пропускную способность.

• Разработан алгоритм работы устройств, позволяющий сократить число портов в буфере промахов, что уменьшает площадь данного устройства без существенного ухудшения производительности микропроцессора в целом.

• Разработан алгоритм упорядочивания команд обращения в память, основанный на восстановлении программного порядка выбора из буфера и позволяющий находить группу упорядоченных команд без попарного сравнения всего набора команд.

Практическая ценность работы состоит в следующем:

• Разработанный метод для оценки площади функциональных

устройств микропроцессора на начальной стадии проектирования позволя-

8

ет на основе информации о ранее разработанных устройствах рассчитать величину площади кристалла нового микропроцессора при требуемой технологии проектирования, напряжении питания и тактовой частоте.

• Предложенный метод реализован в системе оценки параметров, включающей базу данных, где хранится детальная информация об устройствах ранее разработанных процессоров. База данных организована таким образом, что позволяет выявить зависимость площади устройства от его характеристик, от технологии проектирования, напряжения питания и тактовой частоты.

• На основе выявленных зависимостей предложена формула расчета основных параметров процессора, позволяющая быстро произвести перерасчет параметров при изменении характеристик устройств, выполнить расчет параметров площади процессора со спецификациями, нацеленными на разные сегменты рынка (мобильные устройства, настольные компьютеры, серверы).

• На основе полученных значений площади функциональных устройств разработан архитектурный план кристалла микропроцессора, используемый для оценки длины линий связи и расчета задержек на основных критических путях.

• Разработан метод для оценки задержек на основных критических путях на ранней стадии проектирования, который базируется на использовании специализированной САПР и загруженного в неё архитектурного плана кристалла процессора. Данный подход позволяет оценить длину линий связи между устройствами, задать параметры связи (ширина, шаг, степень экранирования, топологический слой) и произвести трассировку, по результатам которой можно провести оптимизацию параметров связи.

• На основе анализа особенностей разрабатываемого процессора, полученных значений площади функциональных устройств и их задержек, автором были предложены новые алгоритмы работы устройств подсистемы памяти и варианты их аппаратной реализации. Предложенные алго-

9

ритмы позволяют повысить производительность процессора в целом и сократить площадь его отдельных устройств. Эффективность алгоритмов проверена в потактовом симуляторе проектируемого процессора. • Эффективность предложенных методов подтверждена результатами экспериментов по оценке параметров уже существующих микропроцессоров. Разработка архитектурного плана кристалла ускоряется до 10 раз за счет автоматического заведения функциональных устройств и их параметров в САПР из базы данных. Использование архитектурного плана позволяет повысить точность предварительной оценки задержек линий связи. Погрешность расчета параметров (площадь кристалла, тактовая частота, производительность) сокращается примерно на 20%, что по мнению опытных разработчиков весьма существенно для начального этапа проектирования.

Достоверность научных положений, выводов и практических рекомендаций, сформулированных в диссертации, подтверждается вычислительными экспериментами и данными, полученными по результатам работы потактового симулятора, апробацией работы на международных и региональных конференциях.

Реализация результатов работы. Разработанные методы для оценки основных параметров универсального микропроцессора были использованы в исследованиях, проводимых на предприятии ЗАО «Интел А/О».

Теоретические исследования и методы, связанные с оценкой основных параметров функциональных узлов современных микропроцессоров, легли в основу разделов лекций и практических занятий по курсу «Проектирование процессоров на сверхбольших интегральных схемах», проводимых на кафедре Вычислительной техники ФГБОУ ВПО «НИУ МЭИ».

Апробация работы. Основные результаты работы докладывались на международных научно-технических конференциях «Информационные средства и технологии» в 2010, 2011 гг., на международных научно-

технических конференциях студентов и аспирантов «Радиоэлектроника, электротехника и энергетика» в 2009 - 2011 гг.

Публикации. Основные результаты работы опубликованы в 8 печатных работах, в том числе в журнале «Информационные технологии в проектировании и производстве», который входит в перечень ВАК.

Структура и объем диссертационной работы. Диссертационная работа изложена на 143 страницах, содержит 50 рисунков, 12 таблиц и состоит из введения, пяти глав, заключения, списка литературы и приложения.

Основные положения, выносимые на защиту

1. Метод оценки площади кристалла микропроцессора, основанный на использовании информации о ранее разработанных функциональных устройствах процессора; структура базы данных, которая содержит информацию о функциональных устройствах; формула расчета площади, напряжения питания или тактовой частоты; средства автоматизации для ускорения разработки архитектурного плана кристалла на основе информации из базы данных.

2. Метод оценки задержек на основных критических путях микропроцессора, определяющих его максимальную тактовую частоту, основанный на использовании архитектурного плана кристалла.

3. Разработанные устройства и алгоритмы, позволяющие повысить производительность микропроцессора, а именно: подсистема памяти с высокой пропускной способностью, использование «псевдо» портов для увеличения производительности кэш-памяти; алгоритмы выборки запросов в общую подсистему памяти; метод сокращения числа портов в буфере промахов; алгоритм упорядочивания команд обращения в память; алгоритм перенаправления чтения на запись.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Ключников, Андрей Михайлович

Заключение

Автором представленной диссертационной работы были предложены методы для оценки основных параметров функциональных устройств микропроцессора на начальной стадии проектирования. Уникальность предложенных методов состоит в том что, на основе высокоуровневого описания разрабатываемого процессора можно рассчитать такие параметры, как площадь кристалла, задержки на критическом пути и производительность.

Основные результаты работы заключаются в следующем:

• проведен анализ устройств современных универсальных микропроцессоров, выявлены основные зависимости между характеристиками устройств и параметрами микропроцессора;

• разработан метод оценки площади кристалла микропроцессора, который основан на систематизации знаний по современным универсальным микропроцессорам. Метод позволяет рассчитать один из трех параметров микропроцессора (площадь, напряжение питания, частоту) на разных технологиях производства при условии, что известны значения двух остальных параметров;

• на основе предложенной системы, базирующейся на использовании специализированной САПР и методов оптимизации проектирования, автором был разработан архитектурный план микропроцессора, который отражает размещение всех устройств микропроцессора на кристалле друг относительно друга;

• предложенная система для оценки площади и разработки архитектурного плана дает возможность быстро оценить площадь процессора и получить его архитектурный план. В результате можно исследовать большое число возможных вариантов и выбрать среди них оптимальное решение;

• были изучены методы расчета задержек на критическом пути и выявлены их достоинства и недостатки при использовании данных методов на ранней стадии проектирования;

• выбран метод Logical Effort для оценки задержки логических элементов. Для оценки задержки распространения сигнала автором был предложен новый метод, учитывающий размещение устройств на архитектурном плане процессора, физические параметры линии передачи данных, а именно: топологический слой, ширину проводника, расстояние между соседними проводниками, степень экранирования;

• в процессе реализации методов оценки производительности разрабатываемого микропроцессора автором были предложены алгоритмы, позволяющие увеличить производительность микропроцессора и удовлетворяющие строгим ограничениям по параметрам устройств, реализующих предложенные алгоритмы;

• для оценки эффективности алгоритмов произведено их моделирование в потактовом симуляторе на тестах из набора SPEC CPU 2000.

Предложенные методы оценки параметров функциональных устройств микропроцессора с учетом усовершенствованных алгоритмов работы этих устройств позволяют оценить влияние отдельных характеристик устройств на площадь кристалла микропроцессора в целом, задержки на критическом пути и производительность.

Список литературы диссертационного исследования кандидат технических наук Ключников, Андрей Михайлович, 2013 год

Литература

1. Платформа 2015: развитие процессоров и платформ Intel® в ближайшие 10 лет [Электронный ресурс] / Ш. Боркар, П. Дьюби, К. Канн, Д. Кук, Г. Малдер, С. Павловски, Д. Раттнер // Журнал Technology@Intel [сайт]. Дата обращения: 01.02.2011. - URL:

http ://www. intel.com/cd/corporate/europe/emea/rus/update/213969.htm.

2. Hyper-Threading Technology Architecture and Microarchitecture [Электронный ресурс] / Deborah Т. Marr, Frank Binns, David L. Hill, Glenn Hinton, David A. Koufaty, J. Alan Miller, Michael Upton // Дата обращения:

11.08.2011. - URL: http://software.intel.com/en-us/articles/hyper-threading-technology-architecture-and-microarchitecture.

3. Joseph Blomstedt. A Unified Approach to Adaptive Code Selection for Modern Systems // B.S. - University of Washington. - 2005. P. 74.

4. Intel® Itanium® Architecture [Электронный ресурс] // Дата обращения:

17.05.2012.-2011.-URL:

http://www.intel.com/design/itanium/manuals/iiasdmanual.htm

5. Дорофеев Н. Архитектура IA 64 [Электронный ресурс] // iXBT [сайт]. Дата обращения: 27.12.2011. - 2011. - URL: http://www.ixbt.com/cpu/ia64.html/

6. Лень М., Вайцман И. VLIW: старая архитектура нового поколения [Электронный ресурс] // iXBT [сайт]. Дата обращения: 7.10.2011. - 2011. -URL: http://www.ixbt.com/cpu/vliw.shtml

7. Таненбаум Э. Архитектура компьютера. - 4-е изд. - СПб.: Питер, 2003.

8. Dehnert J., Grant В. at el. The Transmeta Code Morphing Software: Using Speculation, Recovery, and Adaptive Retranslation to Address Real-Life Challenges // First Annual IEEE/ACM International Symposium on Code Generation and Optimization, 27-29 March 2003, San Francisco, California.

9. Transmeta [Электронный ресурс] // Wikipedia [сайт]. Дата обращения 25.07.2011. - 2011. - URL: http://ru.wikipedia.org/wiki/Transmeta.

138

10. Ким А.К., Перекатов В.И., Ермаков С.Г. Микропроцессоры и вычислительные комплексы семейства «Эльбрус». - СПб.: Питер, 2013. - 272 с.

11. Ким А.К., Волконский В.Ю., Груздов Ф.А. и др. Микропроцессорные вычислительные комплексы с архитектурой «Эльбрус» и их программное обеспечение и др. // Вопросы радиоэлектроники. Сер. ЭВТ. - 2009. - Вып. 3. -С. 5-37.

12. Kurdahi F. J. Linking register-transfer and physical levels of design // IE-ICE Transactions on Information and Systems. - 1993. - Vol. 76(9). - P. 991— 1002.

13. Srinivasan A. Accurate area and delay estimation from RTL descriptions // IEEE Transactions on VLSI Systems. - 1998. - Vol. 6(1). - P. 168-172.

14. Wu A. C.-H. Layout-area models for high-level synthesis // Computer-Aided Design. - 1991. - P. 34-37.

15. Buyuksahin K. M., Najm F. N. High-Level Area Estimation // Low Power Electronics and Design. - 2002. - August. - P. 271-274.

16. Уокенбах Д. Профессиональное программирование на VBA в Excel 2002. - M.: Диалектика. - 2003.

17. Hennesssy J. L., Patterson D. A. Computer Architecture. A Quantitative Approach. - Morgan Kaufmann. - 2002.

18. Секрет высокой производительности Intel Core 2 Duo: микроархитектура Core. // Overclockers.ru. - 2006. [Электронный ресурс].

URL: http://www.overclockers.ru/lab/22660.shtml (дата обращения 07.04.2009).

19. Ключников A.M., Логинов В.А. Методы анализа основных параметров функциональных устройств микропроцессора // Труды XX международной научно-технической конференции «Информационные средства и технологии». 20-21 ноября 2012. В 3-х томах. - Т. 1. - М.: Издательский дом МЭИ. - 2012. - С. 41-44.

20. Ключников A.M. Метод расчета площади кристалла микропроцессора на начальной стадии проектирования. Радиоэлектроника, электротехни-

139

ка и энергетика // Шестнадцатая международная научно-техническая конференция студентов и аспирантов: Тезисы докладов. В 3-х томах. - Т. 1. -М.: Издательский дом МЭИ. - 2010. - С. 391-392.

21. TDP - Thermal Design Power [Электронный ресурс] // Блог компании Intel [сайт]. Дата обращения: 19.09.2012. - 2012. - URL: http://habrahabr.ru/ company/intel/blog/148259/.

22. Weste Н. Е., Harris D. CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition) // Addison Wesley. - 2011. - 838p.

23. Потемкин И. С. Функциональные узлы цифровой автоматики. -М.: Энергоатомиздат. - 1988. - 320с.

24. Хамахер К., Вранешич 3., Заки С. Организация ЭВМ. 5-е изд. - СПб.: Питер.-2003.-848 с.

25. Sutherland I. Е. Logical Effort: Designing Fast CMOS Circuits // Morgan Kaufmann Publishers. - 1998. - 213 p.

26. Трегуб В. В. Лекции по схемам с полевыми транзисторами [Электронный ресурс] // Сервер компьютерных классов Факультета информационных технологий НГУ [сайт]. Дата обращения: 24.06.2012. - 2012. - URL: http://ccfit.nsu.ru/~tregub/ee_l/eebook_fet.pdf.

27. Hrishikesh M.S. The Optimal Logic Depth Per Pipeline Stage is 6 to 8 F04 Inverter Delays // 29th annual international symposium on Computer architecture. - 2002. - P. 14-24.

28. David H., Sutherland I. Logical Effort of Carry Propagate Adders // The 37th Asilomar Conference on Signals Systems Computers. - 2003. -Vol. 1. -P. 1-6.

29. Bakoglu H. B. Circuits, Interconnections, and Packaging for VLSI // Addison-Wesley. - 1990. - 527 p.

30. Chadha R., Bhasker J. Static Timing Analysis for Nanometer Designs // Springer.-2009.-571 p.

31. Johnson L. G. Wire Delay Estimation [Электронный ресурс] // Okhla-homa State University [сайт]. Дата обращения: 20.03.2012. - 2012. - URL: http://lgjohn.ecen.ceat.okstate.edu/4303/lectures/wirdel.pdf.

32. Elmore W.C. The Transient Analysis of Damped Linear Networks with Particular Regard to Wideband Amplifiers // Applied Physics. - 1948. - Vol. 19(1).

33. Строганов А., Цыбин С. Учет резистивно-емкостных эффектов при проектировании цифровых БИС по субмикронным проектным нормам // Компоненты и технологии. - 2010. - № 9. - С. 141-144.

34. Shepard К. L., Narayanam V. Noise in Deep Submicron Digital Design // Computer-Aided Design. - 1996. - P. 524-531.

35. Devgan A. Efficient Coupled Noise Estimation for On-Chip Interconnects // Computer-Aided Design. - 1997. - P. 147-153.

36. Мешков A.H. Реализация программного комплекса, моделирующего вычислительные комплексы с архитектурой Sparc V9 // Научные труды Международной молодежной научной конференции «XXXV Гагаринские чтения». - Т. 4. - 2009. - Апрель. С. 138-139.

37. Performance simulation tools / S. S. Mukherjee, S. V. Adve, T. Austin, J. Emer, P. S. Magnusson // IEEE Computer. - 2002. - Vol. 35, no. 2. - P. 38-39.

38. Rsim: Simulating Shared-Memory Multiprocessors with ILP Processors / C. J. Hughes, V. S. Pai, P. Ranganathan, S. V. Adve // IEEE Computer. - 2002. -Vol. 35, no. 2.-P. 40-49.

39. RSIM Project Overview [Электронный ресурс] // Sarita Adve's Research Group [сайт]. Дата обращения: 10.04.2012. - 2012. - URL: http://rsim.cs.illinois.edu/rsim/overview.html.

40. Transform Your Product Development Life Cycle [Электронный ресурс] // Wind River Simics [сайт]. Дата обращения: 03.03.2011. - 2011. - URL: http://www.windriver.com/products/simics/.

41. Simics: A Full System Simulation Platform / P. S. Magnusson, M. Chris-tensson, J. Eskilson et al. // IEEE Computer. - 2002. - Vol. 35, no. 2. - P. 5058.

42. Austin Т., Burger D. SimpleScalar Tutorial [Электронный ресурс] // SimpleScalar LLC [сайт]. Дата обращения: 11.05.20012. - 2011. - URL: http://www.simplescalar.com/docs/simple_tutorial_v2.pdf

43. Austin Т. M., Larson E., Ernst D. SimpleScalar: An Infrastructure for Computer System Modeling // IEEE Computer. - 2002. - Vol. 35, no. 2. - P. 59-67.

44. Asim: A Performance Model Framework / J. Emer, P. Ahuja, E. Borhc et al. // IEEE Computer. - 2002. - February. - Vol. 35, no. 2. - P. 68-76.

45. Французов Д. Оценка производительности вычислительных систем // Открытые системы. - 1996. - № 02.

46. Тесты производительности процессора [Электронный ресурс] // Параллельные вычисления [сайт]. Дата обращения: 05.02.2012. - 2012. - URL: http://parallel.ru/computers/benchmarks/perf.html.

47. SPEC Organizational Information [Электронный ресурс] // Standard Performance Evaluation Corporation [сайт]. Дата обращения: 10.02.2012. -2012. - URL; http://www.spec.org/spec/.

48. Волков Д. Как оценить рабочую станцию // Открытые системы. -1994.-№ 2.-С. 44^48.

49. Система тестов SPEC [Электронный ресурс] // Параллельные вычисления [сайт]. Дата обращения: 10.02.2012. - 2012. - URL:

http ://parallel .ru/computers/benchmarks/spec .html.

50. Intel P6 [Электронный ресурс] // Wikipedia [сайт]. Дата обращения: 11.02.2012. - 2012. - URL: http://ru.wikipedia.org/wiki/Intel_P6.

51. Ключников A.M., Логинов В.А. Разработка подсистемы памяти с высокой пропускной способностью: проблемы и пути их решения // Современные технологии в задачах управления, автоматики и обработки инфор-

мации: Труды XIX Международного научно-технического семинара. Сентябрь 2010 г., Алушта. М.: Издательский дом МЭИ. - 2010. - С. 205-206.

52. Касперски К. Подсистема кэш-памяти, как она есть [Электронный ресурс] // InsidePro [сайт]. Дата обращения: 5.02.2011. - 2011. - URL: http://www.insidepro.com/kk/008/008r.shtml.

53. Smith A. J. Cache Memories // ACM Computer Survey. - 1982. - P. 473-530.

54. Hu S., John L. Avoiding store misses to fully modified cache blocks // 25th IEEE international performance, computing, and communications conference (IPCCC'2006). - 2006. - P. 286-296.

55. Sohi G.S., Franklin M. High-bandwidth data memory systems for superscalar processors // 4th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS-IV). - 1991. -April. - P. 53-62.

56. Ключников A.M., Логинов В.А. Использование псевдопортов для увеличения пропускной способности кэш-памяти. Современные технологии в задачах управления, автоматики и обработки информации: тезисы XX Международного научно-технического семинара (г. Алушта, 12 -24 сентября 2011 г.). - Пенза: Изд-во ПТУ. - 2011. - С. 247-248.

57. Ключников A.M. Алгоритмы выборки запросов обращения в общую подсистему памяти в многокластерных микропроцессорах. Радиоэлектроника, электротехника и энергетика // Семнадцатая международная научно-техническая конференция студентов и аспирантов: Тезисы докладов. В 3-х томах. - Т. 1. М.: Издательский дом МЭИ, 2011 - С. 392-393.

58. Ключников A.M., Логинов В.А. Метод увеличения пропускной способности кэш-памяти первого уровня // Труды XVIII международной научно-технической конференции «Информационные средства и технологии». - Т. 1. - МЭИ, 2010. - Октябрь. - С. 31-35.

59. McKenney P. Е. Memory Ordering in Modern Microprocessors // Linux Journal. - 2005. - August. - Vol. 2005. - P. 2.

143

60. Out-of-order execution [Электронный ресурс] // Wikipedia [сайт]. Дата обращения: 14.07.2011. -2011. -URL: http://en.wikipedia.org/wiki/Out-of-order_execution.

61. Ключников A.M. Аппаратный алгоритм упорядочивания команд обращения в память в многокластерных микропроцессорах // Восемнадцатая международная научно-техническая конференция студентов и аспирантов: Тезисы докладов. В 3-х томах. - Т. 2. М.: Издательский дом МЭИ, 2012 — С. 70-71.

62. Chrysos G.Z., Emer J.S. Memory Dependence Prediction Using Store Sets // 25th annual international symposium on Computer architecture. - 1998. -June.-P. 142-153.

63. Stone S.S., Woley K.M., Frank M.I. Address-Indexed Memory Disambiguation and Store-to-Load Forwarding // 32nd annual international symposium on Computer Architecture. - 2005. - P. 171-182

64. Hinton G., Sager D. The Microarchitecture of the Pentium 4 Processor // Intel Technology Journal. - 2001.

65. Intel 64 and IA-32 Architectures Optimization Reference Manual [Электронный ресурс] // Intel Corporation [сайт]. Дата обращения: 23.10.2012. -2012. - April. - URL: http://www.intel.com/content/www/us/en/architecture-and-technology/64-ia-32-architectures-optimization-manual.html.

66. Scalable Load and Store Processing in Latency-Tolerant Processors /

A. Gandhi, H. Akkary, R. Rajwar, S. Srinivasan, K. Lai // 32nd annual international symposium on Computer Architecture. - 2005. - P. 446-457.

67. Sha Т., Martin M., Roth A. Scalable Store-Load Forwarding via Store Queue Index Prediction // 38th International Symposium on Microarchitecture. -2005.-November.-P. 159-170.

68. Ключников A.M., Логинов B.A. Обеспечение эффективной производительности подсистемы памяти в многокластерных микропроцессорах // Информационные технологии в проектировании и производстве. - 2012. -№1. С. 77-85.