Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей тема диссертации и автореферата по ВАК РФ 00.00.00, кандидат наук Скрипниченко Максим Николаевич

• Скрипниченко Максим Николаевич
• кандидат наук
• 2023

Оглавление диссертации кандидат наук Скрипниченко Максим Николаевич

ВВЕДЕНИЕ

Список сокращений

ГЛАВА 1. Актуальные проблемы разработки и моделирования АЦП типа сигма-дельта и последовательного приближения

1.1. Аналого-цифровые преобразователи типа сигма-дельта и последовательного приближения

1.1.1. Параллельный АЦП

1.1.2. Сигма-дельта АЦП

1.1.3. АЦП последовательного приближения

1.2. Особенности проектирования сигма-дельта АЦП

1.2.1. Общие принципы работы сигма-дельта АЦП, вытеснение шума

1.2.2. Необходимость перехода к более высоким порядкам

1.3. Особенности проектирования АЦП последовательного приближения

1.3.1. Разработка АЦП ПП на структурном уровне

1.4. Классический маршрут проектирования аналого-цифровых преобразователей, особенности и недостатки

1.5. Обзор средств, позволяющих генерировать RTL на основании математической модели

1.5.1. Язык SystemC

1.5.2. Язык MyHDL

1.5.3. Язык Matlab

1.6. Обзор средств, позволяющих писать математические модели аналоговых частей для совместного моделирования с RTL

1.6.1. Язык Verilog-A

1.6.2. Real Number Modeling

1.7. Выводы по главе

ГЛАВА 2. Исследование возможностей разработки метода автоматизированного проектирования сигма-дельта АЦП и АЦП 1111 на основе высокоуровневых моделей

2.1. Метод автоматизированного проектирования цифровой части многостадийного сигма-дельта АЦП с использованием высокоуровневой модели цифровой части

2.1.1. Принципы восстановления сигналов аналоговой части цифровыми фильтрами

2.1.2 Разброс фильтров аналоговой части

2.1.3 Компенсация разброса фильтров аналоговой части

2.1.4 Математическая модель цифровой части с возможность генерации RTL-кода

2.1.5 Описание метода автоматизированного проектирования цифровой части многостадийного сигма-дельта АЦП с использованием модели цифровой части

2.2. Метод автоматизированного проектирования АЦП последовательного приближения с использованием высокоуровневой модели аналоговой части

75

2.2.1. Математическая модель аналоговой части АЦП ПП

2.2.2. Разработка алгоритмов цифровой части АЦП ПП с использованием модели аналоговой части

2.2.3. Использование математической модели аналоговой части АЦП ПП при смешанном моделировании

2.2.4. Описание метода автоматизированного проектирования АЦП последовательного приближения с использованием высокоуровневой модели аналоговой части

2.3. Метод ускоренного проектирования цифровой части АЦП ПП с использованием высокоуровневой модели цифровой части

2.3.1. Высокоуровневая модель цифровой части

2.3.2. Описание разработанных ранее алгоритмов цифровой части в виде конечных автоматов

2.3.3. Составление верификационного окружения и тестовых сценариев

для цифровой части АЦП ПП на языке Python

2.3.5. Описание метода автоматизированного проектирования АЦП последовательного приближения с использованием высокоуровневой модели цифровой части

2.4. Выводы по главе

ГЛАВА 3. Реализация метода автоматизированного проектирования сигма-дельта АЦП и АЦП ПП на основе высокоуровневых моделей

3.1. Программная реализация метода автоматизированного проектирования цифровой части многостадийного сигма-дельта АЦП

3.1.1. Реализация расчета главных компонент и КИХ-фильтров

3.1.2. Реализация автоматизированной генерации RTL-кода

3.1.3. Реализация автоматизированной генерации элементов верификационного окружения

3.2. Программная реализация метода автоматизированного проектирования АЦП ПП с использованием высокоуровневой модели аналоговой части

3.2.1. Программная реализация модели аналоговой части АЦП ПП

3.2.2. Реализация различных структур матрицы конденсаторов

3.2.3. Интеграция модели аналоговой части АЦП ПП в верификационное окружение

3.3. Разработка модели цифровой части АЦП ПП

3.3.1. Программная реализация модели цифровой части АЦП ПП

3.4. Выводы по главе

ГЛАВА 4. Результаты аппаратной реализации разработанных устройств

4.1. Разработка цифровой части многостадийного сигма-дельта АЦП на примере инженерного образца микросхемы широкополосного сигма-дельта

АЦП

4.1.1. Исходные данные

4.1.2. Получившиеся главные компоненты и расчёт фильтров

4.1.3. Реализация на уровне RTL

4.1.4. Верификация RTL-кода

4.1.5. Синтез логической схемы

4.2. Разработка цифровой части АЦП последовательного приближения на примере микросхемы по ИР Мультикадр-21

4.2.1. Характеристики устройства

4.2.2. Реализация матриц конденсаторов

4.2.3. Используемые алгоритмы

4.2.4. Верификация RTL-кода

4.3. Перечень разработанных устройств

4.3.1. Инженерные образцы микросхем семейства преобразователей АЦП ПП

4.3.2. СФ-блок преобразователя АЦП ПП

4.3.2. Инженерный образец микросхемы широкополосного сигма-дельта АЦП

4.3.2. Тестовый кристалл быстродействующего измерителя временных

интервалов

4.3.2. Инженерный образец интегральной микросхемы широкополосного квадратурного аналого-цифрового преобразователя

4.4. Выводы по главе

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ

ПРИЛОЖЕНИЕ

ВВЕДЕНИЕ

Актуальность проблемы

Аналого-цифровой преобразователь является важнейшим узлом систем сбора данных, осциллографов, измерительных датчиков и цифровых антенных решеток в составе радиолокационных станций. Возрастающая сложность разрабатываемых устройств и улучшение их характеристик приводит к потребностям в более сложных преобразователях. По мере увеличения требований к преобразователям усложняется их конструкция, увеличивается время проектирования и симуляции, что приводит к необходимости новых маршрутах разработки и моделирования устройств.

Традиционный подход к разработке аналого-цифровых преобразователей предполагает использование методологии «сверху-вниз» с этапами создания множества моделей аналоговых блоков для каждого из этапов проектирования, начиная с математических моделей на системном уровне и заканчивая созданием схемотехнических моделей на транзисторном уровне. Параллельно с этим ведется разработка цифровой части - сначала создаются поведенческие алгоритмы для математических моделей, затем они транслируются на уровень регистровых передач для отладки во время смешанного моделирования.

Однако такой подход сопряжен с очень значительными временными затратами по следующим причинам: 1) необходимость вручную транслировать сложные алгоритмы, уже имеющие поведенческое описание в математической модели. Процесс переноса и отладки алгоритмов занимает существенное время и вычислительные ресурсы. 2) усложнение процесса смешанного моделирования, поскольку в современных преобразователях требуется отлаживать не только сам процесс оцифровки, но и различные калибровки и другие алгоритмы.

Существенный вклад в разработку теории и практики автоматизации процессов проектирования и моделирования цифровых блоков внесли российские учёные: Г.Г. Казённов, А.А. Михтеева, А.С. Камкин, А.Н. Мешков, Осипов Д.Л.[1] и другие. В развитии подходов к автоматизации проектирования аналого-цифровых преобразователей участвовали зарубежные учёные из команды разработки Matlab HDL Coder[2], Ming Ding и коллеги из IMEC-NL/Holst Centre[3], Pieter Harpe и коллеги из департамента Mixed-Signal Microelectronics универсистема Eindhoven University of Technology[4], группа разработчиков из Department of Electrical and Electronics Engineering, Bogazici University[5]. Разработку АЦП различных архитектур проводят отечественные предприятия: AO «Дизайн Центр «Союз»», НИИ ЭТ, АО «НИИМА «Прогресс», ОАО «Дизайн центр «Микрон», АО НПЦ «ЭЛВИС», АО «ПКК Миландр».

Задачам автоматизации проектирования аналого-цифровых преобразователей посвящено значительное количество публикаций. Существуют различные, в том числе и открытые (open source) решения, позволяющие автоматизировать процесс разработки АЦП различных архитектур либо на системном уровне, либо вплоть до получения топологии в рамках одной выбранной разработчиками решения технологии. При этом подобные решения, как правило, сильно ограничены в возможности использования для разработки новых алгоритмов или для использования в качестве поведенческой модели при верификации микросхемы.

В связи с этим при разработке новых аналого-цифровых преобразователей, актуальной является задача разработка моделей, методов и маршрутов, позволяющих автоматизировать проектирование и ускорить моделирование устройств.

Исходя из анализа существующих проблем, учитывая актуальность и важность проблемы автоматизации проектирования и ускорения моделирования, сформулирована цель настоящей работы.

Введение диссертации (часть автореферата) на тему «Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей»

Цель работы

Целью диссертационной работы является разработка моделей, методов и маршрутов, позволяющих автоматизировать проектирование и ускорить моделирование устройств, и создание на этой основе цифровых частей сигма-дельта преобразователей и преобразователей последовательного приближения.

Задачи работы

Для достижения цели работы необходимо решить следующие задачи:

1. Разработать математическую модель восстанавливающих фильтров для многостадийных сигма-дельта аналого-цифрового преобразователя (АЦП) высокого порядка, рассчитанных с применением метода главных компонент;

2. Разработать метод построения восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка с использованием таблиц поиска;

3. Разработать математическую модель аналоговой части АЦП последовательного приближения с применением операторного метода, позволяющую не учитывать переходные процессы при перераспределении заряда в матрице конденсаторов;

4. Разработать метод автоматизированного проектирования и моделирования цифровой части АЦП последовательного приближения, включая реализацию алгоритмов калибровки и оцифровки с использованием предложенной высокоуровневой модели аналоговой части.

Объект исследования

Объектами исследования диссертационной работы являются цифровые части аналого-цифровых преобразователей архитектуры сигма-дельта и последовательного приближения.

Предмет исследования

Предметом исследования диссертационной работы являются модели, методы и маршруты, позволяющие автоматизировать проектирование и ускорить моделирование устройств.

Методы исследования

Для решения поставленных задач применялись методы исследования, базирующиеся на использовании математического аппарата теории цифровой фильтрации, статистики, оптимизации, операционного исчисления.

Научная новизна работы

При выполнении диссертационной работы получены следующие новые научные результаты:

1. Предложена математическая модель восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка, рассчитанных с применением метода главных компонент;

2. На основе предложенной модели разработан метод проектирования восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка с использованием таблиц поиска, что позволяет уменьшить площадь фильтров и количество регистров для задания требуемых АЧХ фильтров;

3. Предложена математическая модель аналоговой части АЦП последовательного приближения с применением операторного метода, позволяющая не учитывать переходные процессы при перераспределении заряда в матрице конденсаторов, что приводит к уменьшению количества расчетов и сокращению времени моделирования аналоговой и цифровой части АЦП;

4. Разработан метод автоматизированного проектирования и верификации цифровой части АЦП последовательного приближения с автоматизированной генерацией RTL-кода на основе предложенной высокоуровневой модели аналоговой части АЦП.

Практическая значимость работы

Практическая значимость работы состоит в следующих достижениях:

1) с использованием разработанной модели восстанавливающих фильтров сигма-дельта АЦП предложен способ воспроизведения амплитудно-частотных характеристик цифровых фильтров. Таким образом, в процессе работы микросхемы можно изменять коэффициенты цифровых КИХ-фильтров в зависимости от фактических характеристик аналоговых фильтров на микросхеме;

2) использование предложенной модели восстанавливающих фильтров сигма-дельта АЦП при проектировании позволяет сократить площадь блоков приблизительно на 21-24% по сравнению с маршрутом с использованием САПР Matlab HDL Coder;

3) предложен вариант реализации КИХ-фильтров сигма-дельта АЦП с использованием перекодировочных таблиц и найден вариант оптимального по площади разбиения на шестивходовые таблицы, что позволяет сократить площадь фильтра приблизительно на 21%;

4) использование разработанной высокоуровневой модели аналоговой части АЦП последовательного приближения на языке Python при моделировании RTL-кода цифровой части позволяет сократить затраченное на верификацию время в зависимости от представления цифровой части в 2.4-5.5 раз;

5) предложенный метод автоматизированного проектирования цифровой части АЦП последовательного приближения позволяет проводить моделирование с применением только высокоуровневого интерпретатора без использования коммерческих симуляторов типа Cadence XCellium или Synopsys

VCS и затем автоматически транслировать получившуюся разработанную цифровую часть на языки Verilog/VHDL.

Результаты работы могут найти применения при создании новых аналого-цифровых преобразователей и других микросхем смешанного сигнала архитектур сигма-дельта и последовательного приближения в широком диапазоне от десятков КГц до десятков ГГц.

На защиту выносятся следующие положения:

1. математическая модель восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка, рассчитанных с применением метода главных компонент;

2. метод автоматизированного проектирования восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка с использованием таблиц поиска;

3. математическая модель аналоговой части АЦП последовательного приближения с применением операторного метода;

4. метод автоматизированного проектирования и верификации цифровой части АЦП последовательного приближения, включая реализацию алгоритмов калибровки и оцифровки, на основе предложенной высокоуровневой модели аналоговой части.

Внедрение результатов работы

На основе полученных автором научных результатов в АО НПЦ «ЭЛВИС» был разработан инженерный образец АЦП последовательного приближения (ИР «Мультикадр-21»), СФ-блок АЦП последовательного приближения, тестовый кристалл измерителя временных интервалов (ОКР «Цифра-41-Т»), инженерный образец микросхемы широкополосного сигма-дельта АЦП QADC800AWS, инженерный образец микросхемы квадратурного широкополосного сигма-

дельта АЦП (ИР «Дудочка-2»), что подтверждается актом внедрения результатов диссертационного исследования, выданным АО НПЦ «ЭЛВИС».

Соответствие диссертации паспорту научной специальности

Диссертация решает задачу разработки методов автоматизированного проектирования цифровой части двух архитектур АЦП и требующихся для этого моделей, что соответствует пункту 1 «Методология компьютерного моделирования и автоматизированного проектирования в технике и технологиях, включая постановку, формализацию и типизацию проектных и технологических процедур, алгоритмов и процессов проектирования», а также пункту 6 «Разработка компьютерных моделей, алгоритмов, программных комплексов оптимального проектирования технических изделий и процессов» паспорта специальности 2.3.7.

Публикации и апробация работы

Основные положения диссертационной работы докладывались и были одобрены на Международных и Российских научно-технических конференциях: Актуальные проблемы информатизации в науке и образовании - 2018 (г.Москва, 2018 г.), 2021 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (г.Москва, 2021 г.), Всероссийская научно техническая конференция МЭС-2020 (г.Москва, 2020 г.), Всероссийская научно техническая конференция МЭС-2022 (г.Москва, 2022 г.), Международный форум "Микроэлектроника-2020" 6-я Международная научная конференция "Электронная компонентная база и микроэлектронные модули" (г. Ялта, 2020 г.).

Результаты диссертационной работы опубликованы лично и в соавторстве в 9 научных трудах, в том числе 2 статьях, опубликованных в научных изданиях из Перечня ВАК.

Структура работы

Диссертационная работа состоит из введения, четырех глав, заключения, списка литературы и приложений. Работа содержит 195 страниц текста (с учетом приложений) и иллюстрируется 75 рисунками и 13 таблицами, список литературы включает 107 наименований.

В первой главе представлена классификация аналого-цифровых преобразователей различных архитектур, описан классический маршрут разработки для двух архитектур АЦП сигма-дельта и последовательного приближения. Представлены используемые алгоритмы и структура цифровой части соответствующих преобразователей. Проведен анализ существующих подходов к автоматизации проектирования и ускорения моделирования аналого-цифровых преобразователей.

Во второй главе предложены основные принципы построения математических моделей цифровой части сигма-дельта АЦП и аналоговой и цифровой частей АЦП последовательного приближения. Для аналоговой части АЦП предложена линеаризованная модель, описывающее его АФЧХ, и предложен способ воспроизводить АФЧХ цифровых фильтров в процессе работы микросхемы. Данный способ основан на применении метода главных компонент. Для АЦП последовательного приближения предложен способ описания ключевых блоков аналоговой части с использованием преобразования Лапласа. Использование данного преобразования позволяет значительно сократить время моделирования за счёт отказа от расчёта переходных процессов. Также предложен способ использования разработанной модели аналоговой части на высокоуровневом языке при моделировании RTL-кода цифровой части для сокращения затрачиваемого на верификацию времени. Предложен способ описания цифровой части АЦП последовательного приближения с реализацией алгоритмов калибровки, позволяющий пользоваться только высокоуровневым интерпретатором без использования коммерческих симуляторов типа Cadence

ХСеШиш или БупорБуБ УСБ и затем транслировать получившуюся разработанную цифровую часть на языки Уеп1о§/УНОЬ.

В третьей главе подробно рассмотрена реализация предложенных автором в главе 2 методов автоматизированного проектирования сигма-дельта АЦП и АЦП 1111 на основе высокоуровневых программных моделей. Предложен способ расчета действительных КИХ-фильтров с нелинейной фазой и частично заданной амплитудно-фазовой частотной характеристикой с использованием метода сопряженных градиентов. Описано оптимальное по площади разбиение КИХ-фильтра на малые перекодировочные таблицы с шестибитным входом. Приведена программная реализация математической модели аналоговой части АЦП ПП с различными вариантами конфигурации матрицы конденсаторов. Описан способ интеграции разработанной математической модели аналоговой части АЦП ПП в верификационное окружение, описан межъязыковой интерфейс и примеры вызовов методов математической модели в верификационное окружение. Описан процесс автоматизированной трансляции высокоуровневых алгоритмов калибровки математической модели цифровой части АЦП ПП на язык Уеп^, приведены особенности такой трансляции.

В четвертой главе была рассмотрена практическая реализация предложенных автором в главе 2 и 3 методов автоматизированного проектирования сигма-дельта АЦП и АЦП ПП на основе высокоуровневых моделей.

В заключении сформулированы основные результаты работы.

Приложение 1 содержит акты о внедрении результатов диссертационной работы.

Приложение 2 содержит наиболее важные фрагменты кода разработанных программ.

Список сокращений

АЦП - аналого-цифровой преобразователь;

АЦП ПП - аналого-цифровой преобразователь последовательного приближения;

СД АЦП - сигма-дельта аналого-цифровой преобразователь; RTL - register transfer level (уровень регистровых передач); КИХ-фильтры - фильтры с конечной импульсной характеристики; СФ-блок - сложнофункциональный блок; ЦАП - цифро-аналоговый преобразователь;

IEEE - Institute of Electrical and Electronics Engineers (институт инженеров электротехники и электроники);

TLM - Transaction-level modeling, моделирование на уровне транзакций;

AMS - analog and mixed-signal (аналоговый и смешанный сигнал);

SCV - SystemC Verification;

VCD - Value Change Dump;

HDL - Hardware description language;

ПЛИС - Программируемая логическая интегральная схема; ЦОС - цифровая обработка сигналов;

UVM - Universal Verification Methodology (методология универсальной верификации);

АФЧХ - амплитудно-фазовая частотная характеристика; АЧХ - амплитудно-частотная характеристика; МГК - метод главных компонент; УВХ - устройства выборки и хранения; КА - конечный автомат;

ООП - объектно-ориентированное программирование ENOB - effective number of bits (эффективное количество разрядов); AXI - (Advanced extensible Interface) усовершенствованный расширяемый внутрикристалльный интерфейс передачи данных;

AHB - (Advanced High-performance Bus) усовершенствованная высокопроизводительная внутрикристалльная шина передачи данных; SNR - signal-noise ratio (отношение сигнал/шум);

SINAD - Signal-to-noise and distortion ratio (отношение сигнал/шум и искажения); SFDR - Spurious-Free Dynamic Range (свободный от паразитных составляющих динамический диапазон);

СБИС - сверхбольшая интегральная схема;

SPI - serial peripheral interface (последовательный периферийный интерфейс).

ГЛАВА 1. Актуальные проблемы разработки и моделирования АЦП типа сигма-дельта и последовательного приближения

1.1. Аналого-цифровые преобразователи типа сигма-дельта и последовательного приближения

Аналого-цифровой преобразователь -- устройство, которое занимается преобразованием входного аналогового сигнала в выходной цифровой сигнал. Обычно входной сигнал задается напряжением, но существуют преобразователи с токовым входом. Выходной сигнал, как правило, является двоичным цифровым кодом.

Рис. 1.1. Архитектуры АЦП, сферы применения, частоты дискретизации и

разрешения [6]

В настоящее время наиболее популярными являются следующие архитектуры преобразователей:

• параллельный АЦП;

• АЦП последовательного приближения;

• АЦП типа сигма-дельта.

На Рис. 1.1 указаны сферы применения различных архитектур АЦП и их типичные параметры -- частота дискретизации и разрешение.

1.1.1. Параллельный АЦП

Функционирование параллельных АЦП основано на одновременной работе набора компараторов, на вход каждого из которых поступает входной сигнал. На другой вход компараторов поступает эквидистантное опорное напряжение от уровня земли до уровня опорного напряжения преобразователя. Опорное напряжение компараторов реализуется с помощью высокоточного делителя напряжения, обычно с использованием резисторов. На Рис. 1.2 продемонстрирована схема 3-битного параллельного АЦП. [7]

v3<viN<v4

Рис. 1.2. Параллельный АЦП

Результаты сравнения 7 компараторов формируют т.н. "термометрический" код. Далее дешифратор осуществляет преобразование термометрического кода в обычный двоичный. Для получения N бит двоичного кода требуется 2м-1 бит термометрического кода и соответствующее количество

компараторов. Это и задает ограничение на допустимое количество разрядов и разрешение АЦП. Типичное количество разрядов не превышает 8 бит [8]. При этом на рынке присутствуют решения, имеющие вплоть до 16 разрядов, хотя количество эффективных бит при этом не превышает 10 [9].

1.1.2. Сигма-дельта АЦП

Следующий рассматриваемый преобразователь имеет архитектуру сигма-дельта. На Рис. 1.3 изображена структурная схема классического одностадийного сигма-дельта АЦП первого порядка. В состав преобразователя входит сумматор, интегратор, работающий по синхросигналу компаратор, однобитный ЦАП и цифровой фильтр [10].

Сигма-дельта модулятор

Рис. 1.3. Структурная схема одностадийного сигма-дельта АЦП

первого порядка

Работа данного преобразователя основана на принципе балансировки заряда. На каждом такте работы интегрируется входной сигнал и выход однобитного ЦАП в цепи обратной связи, пока выход интегратора не увеличится настолько, чтобы переключить компаратор. После переключения компаратора вход ЦАП инвертируется, что приводит к изменению знака выходного напряжения ЦАП. Таким образом компенсируется увеличение значения, накопленного на интеграторе.

Если же входной сигнал находится в таком диапазоне, что это приводит к переключению компаратора в другую сторону, то благодаря переключению

ЦАП накопленное значение на интеграторе начинает увеличиваться до тех пор, пока не произойдет еще одно переключение компаратора. Таким образом, в данной системе благодаря наличию отрицательной обратной связи накопленное значение на интеграторе стремится к нулю. Отсюда следует, что сигналы ЦАП компенсируют входной сигнал, и с их помощью можно провести восстановление данного входного сигнала.

Непосредственно сигналы с компаратора представляют собой выход сигма-дельта модулятора, который можно представить как преобразователь напряжения в частоту. На Рис. 1.4 изображен график исходного синусоидального сигнала и график получившегося модулированного сигнала.

(.5

0,5

а

—0.5 -1 -1,5

1 1,1 1.2 КЗ 1.4 1.5 Кб 1,7 1,8 1,9 2

в <10 '

время, с

Рис. 1.4. Исходный и модулированный сигналы

Для преобразования данного потока битов в многоразрядный сигнал можно произвести подсчет количества нулей и единиц в выборках заданной длины, но при этом вместе с полезным сигналом в итоговом коде будет присутствовать высокочастотный шум квантования. Для избавления от этого шума предполагается использовать цифровой фильтр нижних частот, позволяющий избавиться от высокочастотного шума.

Для сохранения устойчивости схемы требуется, чтобы частота дискретизации, т.е. частота, с которой работает компаратор и ЦАП, во много раз

■ — Исходный сигнал

Модул проедины й сигнал

1 *■ * ■ 1

превышала максимальное значение полосы пропускания сигнала, поскольку система с обратной связью не сможет достаточно оперативно реагировать на мгновенные изменения сигналов из-за однобитности сигнала компаратора [12].

Поскольку полоса сигнала заведомо меньше, чем частота дискретизации, при построении данного АЦП выходной сигнал АЦП проходит передискретизацию с использованием децимирующего фильтра нижних частот.

Уменьшение частоты дискретизации в два раза приводит к уменьшению полосы шума в два раза, что увеличивает в два раза отношение сигнала к шуму и на один бит количество эффективных разрядов. В случае, если требуется увеличить отношение сигнала к шуму, не уменьшая полосу сигналов, разработчики используют другие методы, о которых будет подробно рассказано в Главе 2.

1.1.3. АЦП последовательного приближения

Последний рассматриваемый тип АЦП отличается от двух предыдущих наличием в своем составе цифро-аналогового преобразователя высокой разрядности. На Рис. 1.5 представлена структурная схема преобразователя, которая включает в себя ЦАП, устройство выборки/хранения, компаратор и цифровое ядро, которое управляет переключениями на цифро-аналоговом преобразователе, основываясь на выходе компаратора [13]. В современных АЦП устройство выборки и хранения совмещено с матрицей конденсаторов в составе ЦАП [14].

Рис. 1.5. Структурная схема АЦП последовательного приближения

В основу алгоритма работы цифровой части преобразователя заложен принцип двоичного поиска [15]. На нулевом такте оцифровки входное напряжение фиксируется на устройстве выборки и хранения. На первом такте сравнения цифровая часть АЦП устанавливает код на входах АЦП следующим образом -- старший бит равен единице, остальные биты равны нулю. Таким образом, компаратор сравнивает напряжение, равное половине от опорного, и зафиксированное входное напряжение. Результат работы компаратора в дальнейшем фиксируется в данном разряде. Если входное напряжение больше, чем половина опорного, то единица в старшем разряде остается. Если же выдаваемое ЦАП напряжение превышает входное, то единица в старшем разряде сменяется нулем. На следующем такте аналогичные манипуляции производятся со следующим по старшинству битом, при этом на ЦАП напряжение задается с точность У от опорного. После N тактов оцифровки входной сигнал известен с разрешением 1/2м от опорного.

1.2. Особенности проектирования сигма-дельта АЦП

1.2.1. Общие принципы работы сигма-дельта АЦП, вытеснение шума

Элементарный сигма-дельта преобразователь является однобитной системой дискретизации. Аналоговый сигнал, подаваемый на вход

преобразователя, должен быть относительно медленным, чтобы преобразователь мог выполнять его многократную выборку - это метод, известный как передискретизация [16]. Частота дискретизации превышает частоту цифровых отсчетов на выходе преобразователя в сотни раз. Каждая отдельная выборка с выхода аналоговой части накапливается с течением времени и «усредняется» с другими выборками входного сигнала через цифровой децимирующий фильтр. Основные ячейки сигма-дельта преобразователя - это сигма-дельта модулятор и цифровой децимирующий фильтр. Сигма-дельта модулятор, показанный на Рис. 1.6, на высокой частоте преобразует входной сигнал в однобитный поток. Затем цифровой децимирующий фильтр берет эти дискретизированные данные и преобразует их в цифровой код с высоким разрешением и меньшей частотой. В то время как большинство преобразователей имеют одну частоту дискретизации, сигма-дельта преобразователь имеет две: входную частоту дискретизации (13) и выходную частоту цифровых семплов (Ю).

Рис. 1.6. Структурная схема сигма-дельта АЦП

Сигма-дельта модулятор отвечает за оцифровку аналогового входного сигнала и снижение шума на более низких частотах. Архитектура модулятора позволяет реализовать т.н. формирование шума (noise shaping), которое переносит низкочастотный шум на более высокие частоты за пределы

интересующей полосы. Формирование шума - одна из причин, по которой сигма-дельта преобразователи хорошо подходят для низкочастотных высокоточных измерений [17].

Блок-схема на Рис. 1.6 показывает принцип работы модулятора первого порядка. Модулятор преобразует аналоговый входной сигнал в высокоскоростные однобитные модулированные импульсы. Что еще более важно, частотный анализ схемы на Рис. 1.6 показывает, каким образом модулятор влияет на шум в системе и способствует получению результата с более высоким разрешением. Модулятор, показанный на Рис. 1.6, собирает множество выборок входного сигнала для создания потока 1-битных данных. Частота выборки задается синхросигналом, который управляет компаратором. Сигма-дельта модулятор генерирует поток цифровых значений, которые отражают входное напряжение. В данное случае это однобитный поток, в котором входное аналоговое напряжение представлено как отношение количества нулей к количеству единиц. В составе сигма-дельта модулятора присутствует интегратор, который имеет эффект формирования шума квантования на более высоких частотах. Следовательно, спектр шума на выходе модулятора не плоский.

Рис. 1.7. Структурная схема сигма-дельта модулятора

Структурная схема сигма-дельта модулятора изображена на Рис. 1.7. Во временной области входное аналоговое напряжение и выход однобитного цифро-аналогового преобразователя вычитаются в точке X2. Далее это напряжение попадает на вход интегратора, чье накопленное значение изменяется в положительную или отрицательную сторону. Наклон и направление сигнала в точке X3 зависит от знака и величины напряжения X2. Когда напряжение в точке X3 сравнивается с опорным уровнем компаратора, его выход меняется из отрицательного в положительный или из положительного в отрицательный - это зависит от его предыдущего состояния. Выходное значение компаратора в точке X4 попадает в однобитный ЦАП и на вход цифрового фильтра Yi. Когда выход компаратора переключается, однобитный ЦАП реагирует на это изменением выходного напряжения вычитателя в точке X2. Значение на интеграторе нарастает в сторону, противоположную предыдущей. Выходной сигнал ЦАП является импульсным представлением сигнала на частоте fS. Если усреднить этот сигнал, он будет равен входному [18].

Блок-схема на Рис. 1.7 также позволяет определить передаточную функцию во временной области. Однобитный АЦП преобразует сигнал в 1-битный выходной код с шумом квантования e. Выход модулятора равен входному сигналу с добавленным шумом квантования ei - ei-1. Это эквивалентно тому, что шум квантования пропускается через фильтр с конечной импульсной характеристикой [1 -1], в котором из текущего значения вычитается предыдущее. На Рис. 1.8 показан спектр шума квантования. Как можно видеть, в полосе низких частот шум квантования подавляется сильнее всего на низких частотах и нарастает по мере увеличения частоты, достигая максимума на частоте работы компаратора. Подобное изменение спектра называется формированием шума (noise shaping). Использование одновременно интегратора и ресемплинга позволяет убирать шум из полезной полосы, в которой находится входной сигнал.

Рис. 1.8. Спектр шума квантования [19]

Сигнал у1 поступает на вход цифрового фильтра, где проходит через фильтр низких частот, удаляющий перенесенный из низких частот шум, и децимируется, создавая выходной цифровой код с низкой частотой дискретизации.

1.2.2. Необходимость перехода к более высоким порядкам

Согласно принципам усреднения отсчетов, передискретизация в 4 раза позволяет увеличить эффективное количество разрядов на 1 бит, что эквивалентно увеличению отношения сигнал-шум на 6.02 дБ. Кроме того, использование дифференциатора, позволяющего формировать шум за

пределами рабочей полосы преобразователя, позволяет увеличивать отношение сигнал-шум не на 6.02 дБ, а на 9 дБ. Управляя коэффициентом передискретизации, можно увеличивать требуемое количество эффективных разрядов до нужного.

Коэффициент передискретизации рассчитывается как отношение частоты работы компаратора в аналоговом ядре преобразователя к крайней частоте пропускания КИХ-фильтра в цифровом ядре. Поскольку уровень развития современной элементной базы предполагает ограничение частоты работы компаратора в диапазоне до 5 ГГц, получить высокое отношение сигнал-шум возможно за счёт использования малой полосы пропускания сигнала.

Список литературы диссертационного исследования кандидат наук Скрипниченко Максим Николаевич, 2023 год

СПИСОК ЛИТЕРАТУРЫ

1. Осипов Д.Л. Применение поведенческих моделей для проектирования сложно-функциональных блоков аналого-цифровых преобразователей: дис. ... канд. техн. наук. Москва, 2013. 138 с.

2. Automated HDL Code Generation - MATLAB &amp; Simulink [Электронный ресурс]. URL:

https: //www. mathworks .com/help/hdlfilter/automated-hdl-code-generation.html (дата обращения: 27.10.2022).

3. Afacan E. и др. Model based hierarchical OPTIMIZATION STRATEGIES FOR ANALOG design automation // Design, Automation & Test in Europe Conference & Exhibition (DATE), 2014. 2014.

4. Ding M. и др. A circuit-design-driven tool with a hybrid automation approach for SAR adcs in IOT // 2018 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE). 2018.

5. Ding M. и др. A hybrid design automation tool for SAR adcs in IOT // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2018. Т. 26. № 12. С. 2853-2862.

6. W. Kester. Which ADC architecture is right for your application? [Электронный ресурс]. URL: https://www.analog.com/en/analog-dialogue/articles/the-right-adc-architecture.html (дата обращения: 16.10.2022).

7. Walt Kester. MT-020: ADC Architectures I: The flash converter - analog devices [Электронный ресурс]. URL: https://www.analog.com/media/en/training-seminars/tutorials/MT-020.pdf (дата обращения: 16.10.2022).

8. Kumary A., Rao S. Design techniques of flash ADC: Review // Lecture Notes in Electrical Engineering. 2019. С. 89-95.

9. AD7884/AD7885 LC2MOS 16-bit, high speed sampling ADCS data sheet (rev. E) [Электронный ресурс]. URL: https://www.analog.com/media/en/technical-documentation/data-sheets/AD7884_7885.pdf (дата обращения: 16.10.2022).

10. Tan Z. и др. Incremental delta-sigma adcs: A tutorial review // IEEE Transactions on Circuits and Systems I: Regular Papers. 2020. Т. 67. № 12. С. 41614173.

11. [Электронный ресурс]. URL :

https://e2e.ti.com/Wogs_/archives/b/precisionhub/posts/delta-sigma-adc-basics-understanding-the-delta-sigma-modulator (дата обращения: 16.10.2022).

12. Cadence System Analysis и др. Oversampling and noise shaping in Delta-sigma modulation [Электронный ресурс]. URL: https://resources.system-analysis.cadence.com/blog/msa2021-oversampling-and-noise-shaping-in-delta-sigma-modulation (дата обращения: 16.10.2022).

13. Ohnhauser F. Analog-digital converters for industrial applications including an introduction to digital-analog converters // 2015.

14. The evolution of SAR adcs for high sampling rate applications [Электронный ресурс]. URL : https://www.renesas.com/kr/en/document/whp/evolution-sar-adcs-high-sampling-rate-applications?language=en (дата обращения: 16.10.2022).

15. Wen-Sin Liew, Libin Yao, Yong Lian. A moving binary search SAR-ADC for Low Power Biomedical Data Acquisition System // APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems. 2008.

16. Gray R. Oversampled sigma-delta modulation // IEEE Transactions on Communications. 1987. Т. 35. № 5. С. 481-489.

17. Aziz P.M., Sorensen H.V., vn der Spiegel J. An overview of Sigma-Delta Converters // IEEE Signal Processing Magazine. 1996. Т. 13. № 1. С. 61-84.

18. How delta-sigma adcs work, part 1 (rev. A) - texas instruments [Электронный ресурс]. URL: https://www.ti.com/lit/an/slyt423a/slyt423a.pdf (дата обращения: 17.10.2022).

19. False. Tutorial sigma-delta adcs [Электронный ресурс]. URL: https://www.maximintegrated.com/en/design/technical-documents/tutorials/1/1870.html (дата обращения: 17.10.2022).

20. Stability Analysis of High-Order Sigma-Delta Modulators [Электронный ресурс]. URL:

https://repository.lib.ncsu.edu/bitstream/handle/1840.4/1297/CCSP_1986_06.pdf (дата обращения: 17.10.2022).

21. Calculating Delta-Sigma Snr [Электронный ресурс]. URL: https://ieee.li/pdf/essay/calculating_delta-sigma_snr.pdf (дата обращения: 17.10.2022).

22. MT-023: ADC Architectures IV: Sigma-delta ADC advanced concepts and ... [Электронный ресурс]. URL: https://www.analog.com/media/en/training-seminars/tutorials/MT-023.pdf (дата обращения: 17.10.2022).

23. Almutairi B., Kraft M. Multi Stage Noise Shaping Sigma-Delta Modulator (MASH) for capacitive MEMS accelerometers // Procedia Engineering. 2011. Т. 25. С. 1313-1316.

24. Ling Q., Ikbal M.A. Design of binary weighted DAC for asynchronous ADC with improved slew rate and with calibrated size of capacitors // Journal of Vibroengineering. 2020. Т. 22. № 8. С. 1859-1870.

25. Технологии - mikron.ru [Электронный ресурс]. URL: https://www.mikron.ru/capabilities/technology/ (дата обращения: 17.10.2022).

26. Balasubramaniam H. и др. 12-bit hybrid C2C DAC based SAR ADC with Floating Voltage Shield // 2009 3rd International Conference on Signals, Circuits and Systems (SCS). 2009.

27. Lopez-Angulo A. и др. Redundant sar adcs with split-capacitor DAC // 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS). 2018.

28. Dellosa D. и др. Design of sigma-delta analog-to-digital converters implemented in 65NM digital CMOS process for Lora // TENCON 2017 - 2017 IEEE Region 10 Conference. 2017.

29. Wang Y., Wang Y., He L. Behavioral modeling for operational amplifier in sigma-delta modulators with Verilog-a // APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems. 2008.

30. Sapsanis C., Villemur M., Andreou A.G. Real number modeling of a SAR ADC behavior using SystemVerilog // 2022 18th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD). 2022.

31. Salgado G.M. и др. Behavioral modeling of SAR adcs in Simulink // 2018 IEEE International Symposium on Circuits and Systems (ISCAS). 2018.

32. Zhang W.P., Tong X. Noise modeling and analysis of SAR ADCS // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2015. Т. 23. № 12. С. 2922-2930.

33. Norton W. и др. Testing and modeling of a SAR ADC for cryogenic applications // 2019 IEEE 62nd International Midwest Symposium on Circuits and Systems (MWSCAS). 2019.

34. Georgoulopoulos N., Hatzopoulos A. Real number modeling of a flash ADC using systemverilog // 2017 Panhellenic Conference on Electronics and Telecommunications (PACET). 2017.

35. Differential R-2R digital to Analog Converter Design [Электронный ресурс]. URL: https://community.cadence.com/cadence_technology_forums/f/mixed-signal-design/45274/differential-r-2r-digital-to-analog-converter-design (дата обращения: 16.10.2022).

36. Mixed-Signal Verification [Электронный ресурс]. URL: https://www.cadence.com/ko_KR/home/solutions/mixed-signal-solutions/mixed-signal-verification.html (дата обращения: 16.10.2022).

37. Bialek J. и др. Implementation of a digital trim scheme for SAR ADCS // Advances in Radio Science. 2013. Т. 11. С. 227-230.

38. Chang K.-H., Hsieh C.-C. A calibration-free 12-bit 50-MS/s full-analog SAR ADC with feedback zero-crossing detectors // IEEE Journal of Solid-State Circuits. 2019. Т. 54. № 6. С. 1624-1635.

39. Di Salvo A. Design of a 12-bit SAR ADC with digital self-calibration for radiation detectors front-ends // 2019 15th Conference on Ph.D Research in Microelectronics and Electronics (PRIME). 2019.

40. Liu W., Huang P., Chiu Y. A 12-bit 50-ms/s 3.3-MW SAR ADC with background digital calibration // Proceedings of the IEEE 2012 Custom Integrated Circuits Conference. 2012.

41. Gu X., He X., Li F. A calibration technique for SAR ADC based on Code Density Test // 2015 IEEE 11th International Conference on ASIC (ASICON). 2015.

42. Lan Z. и др. A two-step SAR ADC with synchronous DEM calibration achieving up to 15% power reduction // 2020 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS). 2020.

43. Li W., Wang T., Temes G.C. Digital foreground calibration methods for SAR adcs // 2012 IEEE International Symposium on Circuits and Systems. 2012.

44. Sun L., Pun K.-P., Wong A. Analysis and design of a 14-bit SAR ADC using self-calibration DAC // 2012 IEEE International Symposium on Circuits and Systems. 2012.

45. IEEE standard for Standard Systemc Language Reference Manual.

46. [Электронный ресурс]. URL: https://www.accellera.org/activities/working-groups/systemc-tlm (дата обращения: 17.10.2022).

47. SystemC Analog/Mixed-Signal (AMS) Working Group [Электронный ресурс]. URL: https://www. accellera. org/activities/working-groups/systemc-ams (дата обращения: 17.10.2022).

48. SystemC Verification Working Group (VWG) [Электронный ресурс]. URL: https://www.accellera.org/activities/working-groups/systemc-verification (дата обращения: 17.10.2022).

49. EDA tools supporting systemc [Электронный ресурс]. URL: https://systemc.org/resources/tools/ (дата обращения: 17.10.2022).

50. Панчул Ю. История SystemС и других подобных технологий [Электронный ресурс]. URL: https://panchul.livejournal.com/203346.html (дата обращения: 17.10.2022).

51. MyHDL Overview [Электронный ресурс]. URL:

http://docs.myhdl.org/en/stable/manual/preface.html (дата обращения: 17.10.2022).

52. Conversion to Verilog and VHDL [Электронный ресурс]. URL: http: //docs. myhdl. org/en/stable/manual/conversion. html (дата обращения: 17.10.2022).

53. Background information - A small tutorial on generators [Электронный ресурс]. URL: http://docs.myhdl.org/en/stable/manual/background.html#a-small-tutorial-on-generators (дата обращения: 17.10.2022).

54. D flip-flop example [Электронный ресурс]. URL:

https://www.myhdl.org/docs/examples/flipflops.html#d-flip-flop (дата обращения: 17.10.2022).

55. D flip-flop - Automatic conversion to Verilog [Электронный ресурс]. URL: https://www. myhdl. org/docs/examples/flipflops.html#automatic-conversion-to-verilog-or-vhdl (дата обращения: 17.10.2022).

56. [Электронный ресурс]. URL:

https: //www. mathworks. com/help/hdlcoder/ref/hdlcoder-app. html (дата обращения: 17.10.2022).

57. Xilinx and HDL Coder™ [Электронный ресурс]. URL: https://www.xilinx.com/products/intellectual-property/1-8dyf-2074.html (дата обращения: 17.10.2022).

58. Using altera DSP builder advanced blockset with HDL Coder [Электронный ресурс]. URL: https ://www. mathworks. com/help/hdlcoder/ug/using-altera-dsp-builder-advanced-blockset-with-hdl-

coder.html;jsessionid=07c8c6881bb228437c9d12f5de1e (дата обращения: 17.10.2022).

59. System design with HDL code generation from MATLAB and simulink [Электронный ресурс]. URL:

https://www. mathworks. com/help/hdlcoder/gs/system-design-with-hdl-code-generation-from-matlab-and-simulink.html (дата обращения: 17.10.2022).

60. П. А.А., . Небольшая сводка по санкциям в ИБ/ИТ [Электронный ресурс]. URL: https://cisoclub.ru/nebolshaya-svodka-po-sankcziyam-v-ib-it-2/ (дата обращения: 17.10.2022).

61. Запрет на использование американского программного обеспечения для китайских студентов [Электронный ресурс]. URL:

http://russian.people.com.cn/n3/2020/0615/c95181-9700635.html (дата обращения: 17.10.2022).

62. Introduction to Verilog-A [Электронный ресурс]. URL: https://verilogams.com/tutorials/vloga-intro.html (дата обращения: 17.10.2022).

63. Hu W.J. Momentum method for improving the convergence of Newton-Raphson method for nonlinear circuit transient simulations // 2021 IEEE International Conference on Computer Science, Artificial Intelligence and Electronic Engineering (CSAIEE). 2021.

64. Verilog-A and Verilog-MS // The Complete Verilog Book. С. 365-369.

65. Behavioral modeling with Verilog-AMS [Электронный ресурс]. URL: https://www.cadence.com/en_US/home/training/all-courses/84455.html (дата обращения: 17.10.2022).

66. Kundert K. Reference material and Verilog-A Models [Электронный ресурс]. URL: https://designers-guide.org/verilog-ams/index.html (дата обращения: 17.10.2022).

67. Mentzer J., Wey T. A Verilog mixed signal model of a 10-bit pipeline analog-to-digital converter // 2006 IEEE International Behavioral Modeling and Simulation Workshop. 2006.

68. Mannozzi F., Tinfena F., Fanucci L. Sigma Delta ADC design using Verilog-A // 2003 46th Midwest Symposium on Circuits and Systems.

69. Ponce-Hinestroza V.Y., Gonzalez-Diaz V.R. System-level behavioral model of a 12-bit 1.5-bit per stage pipelined ADC based on Verilog®=-ams // 2018 15th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD). 2018.

70. Santhanalakshmi M., Yasoda K. Verilog-A implementation of energy-efficient SAR adcs for biomedical application // 2015 19th International Symposium on VLSI Design and Test. 2015.

71. Scherr W., Einwich K. Beyond real number modeling: Comparison of analog modeling approaches // 2020 Forum for Specification and Design Languages (FDL). 2020.

72. Rath A.W., Esen V., Ecker W. A transaction-oriented UVM-based library for verification of analog behavior // 2014 19th Asia and South Pacific Design Automation Conference (ASP-DAC). 2014.

73. Rezgui A., Gerbaud L., Delinchant B. Unified Modeling Technique using VHDL-AMS and software components // Mathematics and Computers in Simulation. 2013. Т. 90. С. 266-276.

74. Verilog-AMS Language Reference Manual [Электронный ресурс]. URL: https://accellera.org/images/downloads/standards/v-ams/VAMS-LRM-2-4.pdf (дата обращения: 17.10.2022).

75. Modeling Analog Devices using SV-RNM - dvcon proceedings [Электронный ресурс]. URL: https://dvcon-proceedings.org/wp-content/uploads/Modeling-Analog-Devices-using-SV-RNM-1 .pdf (дата обращения: 17.10.2022).

76. Jolliffe I.T. Principal component analysis. New York: Springer, 2007.

77. A step-by-step explanation of principal component analysis (PCA) [Электронный ресурс]. URL: https://builtin.com/data-science/step-step-explanation-principal-component-analysis (дата обращения: 17.10.2022).

78. Vaidyanathan P., Truong Nguyen. Eigenfilters: A new approach to least-squares FIR filter design and applications including Nyquist filters // IEEE Transactions on Circuits and Systems. 1987. Т. 34. № 1. С. 11-23.

79. Psarakis E.Z., Moustakides G.V. Acceleration of the Remez Exchange algorithm for the design of L/sub да/ optimum FIR filters // Proceedings of 13th International Conference on Digital Signal Processing.

80. McClellan J.H., Parks T.W. A personal history of the parks-mcclellan algorithm // IEEE Signal Processing Magazine. 2005. Т. 22. № 2. С. 82-86.

81. Hogenauer E. An economical class of digital filters for decimation and interpolation // IEEE Transactions on Acoustics, Speech, and Signal Processing. 1981. Т. 29. № 2. С. 155-162.

82. Parker M. Digital Signal Processing 101: Everything you need to know to get started. : Newnes, 2017.

83. Williams J. Laplace transforms. London: Allen &amp; Unwin, 1973.

84. АЦП последовательного приближения с алгоритмом измерения sub-2 radix [Электронный ресурс]. URL: https://kit-e.ru/wp-content/uploads/165148.pdf (дата обращения: 17.10.2022).

85. Cosimulation of mixed-signal systems with MATLAB and Simulink [Электронный ресурс]. URL:

https://www.mathworks.com/products/connections/product_detail/cadence-virtuoso-ams-designer.html (дата обращения: 17.10.2022).

86. Developers the C.F.I.R.R.T.L. [Электронный ресурс]. URL: https://www.chisel-lang.org/ (дата обращения: 17.10.2022).

87. Community T.O.F. Tisean [Электронный ресурс]. URL: https://octave.sourceforge.io/tisean/index.html (дата обращения: 17.10.2022).

88. Отбор главных компонент по правилу Кайзера [Электронный ресурс]. URL:

http://poivs.tsput.ru/ru/Math/ProbabilityAndStatistics/MathStatistics/FactorAnalysis/ MethodOfMainComponents (дата обращения: 17.10.2022).

89. Критерий каменистой осыпи [Электронный ресурс]. URL: http://statistica.ru/glossary/general/grafik-kamenistoy-osypi-kriteriy-kamenistoy-osypi/ (дата обращения: 17.10.2022).

90. Mirkes E.M., Allohibi J., Gorban A. Fractional norms and quasinorms do not help to overcome the curse of dimensionality // Entropy. 2020. Т. 22. № 10. С. 1105.

91. [Электронный ресурс]. URL:

https://www.mathworks.com/help/dsp/ref/firls.html (дата обращения: 17.10.2022).

92. [Электронный ресурс]. URL:

https://www.mathworks.com/help/signal/ref/fir1.html (дата обращения: 17.10.2022).

93. [Электронный ресурс]. URL:

https://www.mathworks.com/help/signal/ref/fir2.html (дата обращения: 17.10.2022).

94. [Электронный ресурс]. URL:

https://www.mathworks.com/help/signal/ref/firpm.html (дата обращения: 17.10.2022).

95. Golub G.H., F. V.L.C. Matrix computations. Baltimore: The Johns Hopkins University Press, 2013.

96. Leiserson C.E., Rose F.M., Saxe J.B. Optimizing synchronous circuitry by retiming (preliminary version) // Third Caltech Conference on Very Large Scale Integration. 1983. С. 87-116.

97. Supplemental Material to the IEEE 1685 Standard for IP-XACT [Электронный ресурс]. URL: https://www.accellera.org/downloads/standards/ip-xact (дата обращения: 17.10.2022).

98. SystemRDL 2.0 Register Description Language [Электронный ресурс]. URL:

https://www.accellera.org/images/downloads/standards/systemrdl/SystemRDL_2.0_J an2018.pdf (дата обращения: 17.10.2022).

99. Boost.Python [Электронный ресурс]. URL:

https://www.boost.org/doc/libs/1_80_0/libs/python/doc/html/index.html (дата обращения: 17.10.2022).

100. Mehta A.B. Constrained Random Verification (CRV) // ASIC/SoC Functional Design Verification. 2017. С. 65-74.

101. Bartley M.G., Galpin D., Blackmore T. A comparison of three verification techniques: Directed testing, pseudo-random testing and property checking // Proceedings 2002 Design Automation Conference (IEEE Cat. No.02CH37324). 2002.

102. MT-003:understand Sinad, ENOB, Snr, THD, THD - Analog Devices [Электронный ресурс]. URL: https://www.analog.com/media/en/training-seminars/tutorials/MT-003.pdf (дата обращения: 17.10.2022).

103. АЦП последовательного приближения CSAR1M [Электронный ресурс]. URL: https://elvees.ru/chip/perspective/adc-csar1m (дата обращения: 17.10.2022).

104. Library IP: DesignWare IP [Электронный ресурс]. URL: https://www.synopsys.com/designware-ip/soc-infrastructure-ip/designware-library.html (дата обращения: 17.10.2022).

105. An introduction to unit testing with SVUnit [Электронный ресурс]. URL: https://verificationacademy.com/courses/an-introduction-to-unit-testing-with-SVUnit (дата обращения: 17.10.2022).

106. Unit testing with MyHDL [Электронный ресурс]. URL: http://docs.myhdl.org/en/stable/manual/unittest.html (дата обращения: 17.10.2022).

107. Person. Fundamental principles behind the sigma-delta ADC topology: Part 1 [Электронный ресурс]. URL: https://www.analog.com/ru/technical-articles/behind-the-sigma-delta-adc-topology.html (дата обращения: 17.10.2022).

ПРИЛОЖЕНИЕ 1

Акты внедрения

«УТВЕРЖДАЮ»

Прс й работе МИЭТ,

юссор

_ ¡^/^ С. А. Гаврилов

Ч<, U w^^/Lf- 2022 г.

АКТ

Об использовании результатов диссертационной работы Скрипниченко Максима Николаевича «Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей»

Комиссия в составе: председатель:

заведующий кафедрой ПКИМС, д.т.н., профессор Гаврилов C.B., члены комиссии:

заместитель заведующего кафедрой ПКИМС, доцент Миндеева A.A., доцент кафедры ПКИМС, к.т.н, доцент, Коршунов A.B.,

составила акт о том, что результаты диссертационной работы Скрипниченко Максима Николаевича «Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей», представленной на соискание ученой степени кандидата наук, использовались при выполнении проекта:

еээавис

АО НПЦ «ЭЛВИС»

Акционерное общество Научно-производственный центр «Электронные вычислительно-информационные системы » Почтовый адрес: 124460, Москва, а/я 19

ОКНО 18139891 | ОГРН 1127746073510 | ИНН 7735582816 | КПП 773501001

, У Ш.ЬРЖ;ЧЛК) Заместителя, генерального директора

юва О.Г. 2022 г.

АКТ ВНЕДРЕНИЯ результатов диссертационной работы Скринннченко Максима Николаевича «Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей»

Комиссия в составе: председатель:

начальник отдела проектирования цифровых блоков, к.ф.-м.н. Макашовский М.Ю., члены комиссии:

начальник лаборатории отдела проектирования аналоговых блоков, к.т.н. Горшкова Н.М., главный специалист отдела проектирования аналоговых блоков, к.т.н, Зайцев A.B.,

составила настоящий акт о том, что научные и практические результаты диссертационной работы Скрипниченко Максима Николаевича «Методы автоматизированного проектирования цифровой части АЦП последовательного приближения и сигма-дельта АЦП на основе высокоуровневых моделей», представленной на соискание ученой степени кандидата технических наук по специальности 2.3.7.. в том числе: математическая модель восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка, рассчитанных с применением метода главных компонент; метод проектирования восстанавливающих фильтров для многостадийных сигма-дельта АЦП высокого порядка с использованием таблиц поиска; математическая модель аналоговой части АЦП последовательного приближения с применением операторного метода; метод

[phone]

¡j 124460, Москва, Зеленоград, * ул. Конструктора Лукмна, д. 14, стр. 14

0 [e-mail]

www.elvees.ru

еэлвис

АОНПЦ «ЭЛВИС»

Акционерное общество Научно-производственный центр «Электронны© вычислительно-информационные системы» Почтовый адрес: 124460. Москва, а/я 19

ОКПО18139891 | ОГРН 1127746073510 | ИНН 7735582816 | КПП 773501001

автоматизированного проектирования и верификации цифровой части АЦП последовательного приближения на основе предложенной высокоуровневой модели аналоговой части АЦП использовались в научно-исследовательских и опытно-конструкторских работах АО Н1Щ «ЭЛВИС». Внедрение предложенных моделей и методов в маршрут проектирования позволило существенно сократить площадь блоков цифровых фильтров для сигма-дельта АЦП и в 2-5 раз сократить время на верификацию ЯТЬ-кода цифровой части АЦП последовательного приближения.

Предложенные в рамках диссертации средства автоматизации проектирования были использованы при разработке инженерных образцов АЦП последовательного приближения (ИР «Мультикадр-21»), СФ-блока АЦП последовательного приближения, тестового кристалла измерителя временных интервалов (ОКР «Цифра-41-Т»), инженерного образца микросхемы широкополосного сигма-дельта АЦП, инженерного образца микросхемы квадратурного широкополосного сигма-дельта АЦП (ИР «Дудочка-2»),

Председатель комиссии:

начальник отдела проектирования цифровых блоков, к.ф.-м.н.

Максимовский М.Ю.

Члены комиссии:

начальник лаборатории отд

проектирования аналоговых блоков, к.т.н.

отдела

Горшкова Н.М.

главный специалист отдела проектирования аналоговых блоков, к.т.н.

+7 ¡4951926 79 57 § 124460. Москва. Зеленоград,

ул. Конструктора Лукина, д. 14, стр. 14

[e-mail] @ www.etvees.ru

ПРИЛОЖЕНИЕ 2

Фрагмент кода программы calc_pca на языке Octave

pkg load statistics

in arg = argv();

in arg = str2num(in arg{1});

out = in arg;

frels = load('frels.m').frels{out};

printf('Calculating PCA%d ...\n', out)

pca = {}; if out == 1

pca.S = frels; pca.kfs = 1; else

M = conj(frels)'; mu = mean(M, 1); M -= mu;

N = [real(M) imag(M)]; [S C] = princomp(N);

S = S(1:columns(M), :) + 1i * S((columns(M) + 1):end, :); S = [conj(mu)' S];

err = 1; npca = 0;

while err > 1e-3 npca++;

res = S(:, 2:npca) * C(:, 1:npca - 1)' + S(:, 1); err = max(max(abs(res - frels)')); endwhile

printf('Out: %d, npca: %d, err: %e\n', out, npca, err); pca.S = S(:, 1:npca);

norm kfs = 2 * max(C(:, 1:npca - 1));

pca.S(:, 2:npca) .*= norm kfs;

pca.kfs = [ones(1, rows(C))' (C(:, 1 : npca - 1)' ./ norm kfs')']; pca.norm = norm kfs; pca.err = err; endif

save("-hdf5", sprintf("../results/temp pca %d", out), 'pca') printf('PCA %d has been calculated\n', out);

Фрагмент кода программы calc_flts на языке Octave

pkg load optim

function eps = cgtarget(koeffs) eth = koeffs{2}; kf = koeffs{1};

eps = sum(abs(eth - fft(kf, 4000)(2:(length(eth) + 1))) .л 2); endfunction

function vd = dcgtarget(kf) vd=[];

init = kf{1}; l = length(init); delta = 1e-12; for a = 1:l

v=zeros(size(init)); v(a) = delta;

vd = [vd; (cgtarget({init + v, kf{2}}) - cgtarget({init - v, kf{2}}))/(2 * delta)];

endfor endfunction

pca = load('pca.m').pca;

in arg = argv();

in arg = str2num(in arg{1})

delay = 2; out = in arg;

fband = 4 000; fpass_flt = 300;

flts = {};

for nc = 1 : columns(pca{out}.S) success = 0; for ford = 7:100

for dly = 2:2:(2 * ford)

eth = pca{out}.S(1 : fpass flt, nc) .* exp(-2 * pi * 1i * dly * [1 : fpass_flt]' / fband);

flt = cg min("cgtarget", "dcgtarget", {zeros(ford, 1), eth}, [0 0 0

2000 1]);

err = max(abs(eth - fft(flt, fband)(2 : fpass flt + 1))); maxdB = max(20*log10(abs(fft(flt, fband)(1 : fband / 2)))); if err <= 1e-3 && maxdB < 5 success = 1; break; endif endfor

if success == 1

break; endif endfor

flts{nc}.flt = flt; flts{nc}.dly = dly; flts{nc}.ord = length(flt); flts{nc}.err = err; flts{nc}.maxdB = maxdB; flts{nc}.success = success;

printf('out: %2d, comp: %2d, ord: %2d, maxdb: %3d, err: %3.3e, success: %d\n', out, nc, flts{nc}.ord, flts{nc}.maxdB, flts(nc).err, flts(nc).success); endfor printf('\n')

save("-hdf5", sprmtf("../results/temp_flts_%d", out), 'flts')

Фрагмент кода программы rtl_gen на языке Octave

f = fopen(sprintf('%sADC_PKG.sv', rtl_path), 'w');

fprintf(f, '// file ADC PKG.sv was generated by caws rtl gen at %s\n', strftime ('%r (%Z) %A %e %B %Y', localtime (time ())));

fprintf(f, 'package ADC_PKG;\n\n'); fprintf(f, ' typedef struct {\n');

% weight coeffs

for k = 1 : length(pca)

fprintf(f, ' logic signed [11 : 0] ')

for l = 1 : columns(pca{k}.S) fprintf(f, 'W%d_%d', k, l) if (l == columns(pca{k}.S)) fprintf(f, '; ');

else

fprintf(f, ');

endif endfor

fprintf(f, '\n') if (mod(k, 4) == 0)

fprintf(f, '\n') endif endfor

fprintf(f, ' logic signed [11 : 0] ')

for l = 1 : columns(pca{1}.S) fprintf(f, 'WRAND_%d', l) if (l == columns(pca{1}.S)) fprintf(f, '; ');

else

fprintf(f, ');

endif endfor

fprintf(f, '\n')

fprintf(f, ' } PCA_TD; \n\n');

fprintf(f, ' typedef struct {\n');

% DFF5 outs

for k = 1 : length(pca)

l = max([flts(k, :).ord] + 2 + max([flts.dly]) - [flts(k, :).dly] - 1); if (l < 49) l = 49; endif

fprintf(f, ' logic [%d : 0] DFF_5_%d; \n', l, k);

endfor

k = 1;

l = max([flts(k, :).ord] + 2 + max([flts.dly]) - [flts(k, :).dly] - 1); if (l < 49) l = 49; endif

fprintf(f, ' logic [%d : 0] DFF_5_RAND; \n', l);

fprintf(f, ' } DFF_TD; \n\n');

fprintf(f, 'endpackage'); fclose(f);

Фрагмент кода программы lut_gen на языке C++

#include <iostream> #include <cstdio> #include <cmath>

using namespace std;

#include "filter coeff.hpp"

const int cfsize=sizeof(cf)/sizeof(cf[0]); const int blkbits=6;

int main() {

double nrm=2; printf( "module %s(\n" " input CLK,\n"

" input [%d:0] IN,\n" " output signed [%d:0] OUT\n);\n" , module name, cfsize-1, nbits-1);

printf("//nrm=%f\n", nrm);

for(int base=0; base<cfsize; base+=blkbits)

printf(" logic signed [%d:0] out%d;\n", nbits-1, base);

printf(" assign OUT=");

for(int base=0; base<cfsize; base+=blkbits)

printf("out%d%s", base, base+blkbits<cfsize?"+":""); printf(";\n");

printf( " always_ff @ (posedge CLK)\n" " begin\n"

for(int base=0; base<cfsize; base+=blkbits) {

printf(" case(IN[%d:%d])\n", base+blkbits-1, base);

for(int a=0; a<(1<<blkbits); a++) {

double out=0.;

for(int b=0; b<blkbits && b+base<cfsize; b++)

out+=(((a>>b)&1)-.5)*cf[b+base]*2; printf(" %d'h%x: out%d<=%d'h%x; // %f %d base=%d \n", blkbits, a,

base, nbits, ((1<<nbits)-1)&(int)round(out/nrm*((1<<nbits)-1)), out,

(int)round(out/nrm*((1<<nbits)-1)), base); }

printf(" endcase\n\n"); }

printf( " end\n"

"endmodule\n"); return 0;

}

Фрагмент кода математической модели аналоговой части АЦП 1111

на языке Python

def cal fs(self):

# калибровка полной шкалы -- пересчет весов таким образом, чтобы

# сумма весов 4 старших конденсаторов была равна 2 ** 24

# для этого каждый из весов конденсаторов умножается на 2 ** 24

# и делится на сумму 4 старших конденсаторов

# затем дробная часть отбрасывается

self.cap weights fs = np.array( (2 ** 24 * self.cap weight / np.sum(self.cap weight[:self.nxinbits])), dtype='int')

def calc cap weights(self, define = ""):

self.cap weight = np.zeros(21)# регистр с весами конденсаторов

# вес 5 младших конденсаторов полагаем известным

# вес младшего конденсатора равен 10, остальные рассчитываются из межразрядного отношения конденсаторов в матрице

self.cap weight[21 : 15 : -1] = 4 * (np.divide(self.mmain.cbitorig[-1][-1 : -6 : -1], self.mmain.cbitorig[-1][-1]) * 10 + 0.5).astype(int)

#коротко о том, что происходит

#каждый конденсатора взвешивается 4 раза, затем полученный код скалярно умножается на вектор веса младших конденсаторов,

#разделенный на 4 (поскольку 4 измерения)

# таким образом можно получить "сырые" веса конденсаторов Бе^.геБеМ)

for num in range(15, -1, -1): #перебор по всем конденсаторам for k in range(0, 2): #каждую калибровку конденсатора проводим 2 раза, итого 4 калибровки

self.cap weight[num] += np.dot( self.cal capacitor(num, 0)[num + 1 :], (self.cap weight[num + 1 : ] /

4).astype('int')) _

self.cap weight[num] += np.dot(np.logical not(self.cal capacitor(num, 1)[num + 1 :]), (self.cap weight[num + 1 : ] / 4).astype('int'))

def decode(self, mmcode, lim = True):

# Преобразование кода основной матрицы mmcode в двоичный код

code 2d -# скалярное произведение кода основной матрицы и регистра

# весов полной шкалы минус вес 5-го старшего конденсатора,

# поскольку в режиме слежения он подключен к REFP.

# При lim = True выходной код не может быть больше 2 ** 2 4 - 1

# или меньше нуля

code 2d = np.dot(self.cap weights fs, mmcode).astype('int') -self.cap weights fs[4]

if lim & code 2d < 0:

code 2d = 0 elif lim & code_2d > (2 ** 24 - 1): code_2d = 2 ** 24 - 1

return code 2d