Программное обеспечение посттрансляторной обработки программ тема диссертации и автореферата по ВАК РФ 05.13.11, кандидат технических наук Абу Асси Халед Мохаммад Хасан

• Абу Асси Халед Мохаммад Хасан
• кандидат технических наук
• 2003

Оглавление диссертации кандидат технических наук Абу Асси Халед Мохаммад Хасан

ВВЕДЕНИЕ.

Глава 1 . Методы ускорения доступа к памяти. Использование кэш- памяти.

1.1 Организация современной кэш- амяти.

1.2 Методы оптимизации использования кэш.

1.2.1 Обобщение методов оптимизации использования кэш. Постановка задач диссертационной работы.

1.3 Предварительная выборка. Общие положения.

Глава 2. Разработка и исследование методов предварительной выборки данных.

2.1 Методы предварительной выборки.

2.2 Принципы построения Марковского предвыборщика.

2.3 Анализ марковской модели промахов.

2.4Аналитическая модель для вычисления стартовых промахов.

2.4.1 Вычисление стартовых промахов для структурированных приложений.

2.4.2 Вычисление стартовых промахов для неструктурированных

Введение диссертации (часть автореферата) на тему «Программное обеспечение посттрансляторной обработки программ»

В современных микропроцессорах (МП) производительность является одной из самых важных характеристик. Повышение производительности МП достигается за счет увеличения тактовой частоты , совершенствования параллельной и конвейерной обработки данных, а также уменьшения времени доступа к памяти. Современные МП содержат до десяти обрабатывающих устройств, в каждом из которых используется конвейерная обработка.

Эффективная загрузка параллельно функционирующих конвейеров обеспечивается либо аппаратурой процессора , либо компилятором , либо совместно аппаратурой и компилятором.

Повышение производительности МП за счет увеличения тактовой частоты в конечном счете наталкивается на технологические ограничения. Эти ограничения обусловлены размерами транзисторов на кристалле - в пределе это 0.05 мкм.

На пути дальнейшей микроминиатюризации кроме физических ограничений имеются и экономические факторы.

Так завод фирмы Intel в 1986 году стоил 200 млн долларов. Примерно через 10 лет при современной технологии завод стоит 2.4 млрд долларов. А при объявленной технологии 0.25 мкм такой завод будет стоить 10 млрд.- [1].

К тому же существенно удлиняются сроки изготовления кристалла по новой технологии. Еще одна проблема, связанная с повышением тактовой частоты и уменьшением размеров транзисторов - это высокая мощность кристалла и необходимость отвода тепла. Все эти факторы объясняют причины, из-за которых в последнее время идет интенсивный поиск средств повышения производительности МП за счет архитектурных решений.

К таким архитектурным решениям можно отнести:

1 .Предсказание передач управления. Такое предсказание позволяет избежать или существенно сократить простои конвейера инструкций, так как при передачах управления нарушается последовательность инструкций, что ведет к простою конвейера инструкций (" осушению" конвейера).

2. Спекулятивное выполнение команд ( а именно загрузок регистров из памяти). Под спекулятивным выполнением понимается такое выполнение , при котором команда выполняется, а результат помечается как условно окончательный (дословно спекулятивный - умозрительный). Так при параллельном выполнении ( в различных конвейерах) команд загрузки и записи в память при совпадении адресов памяти команда загрузки должна быть задержана до тех пор , пока не будет готов результат записи в память. Чтобы избежать такой задержки, команда загрузки выполняется спекулятивно.

Если запись выполнялась по другому адресу, то результат загрузки становится окончательным, в противном случае загрузку придется повторить.

3. Механизм предикатов. Механизм предикатов используется.в МП Pentium 6 ( предварительное название MERCED) для устранение передач управления. Все инструкции выполняются под предикатами. Последние вырабатываются в инструкциях сравнения. Если условие сравнения выполняется, соответствующий предикат принимает значение ИСТИНА, а в противном случае - ЛОЖЬ. Инструкция, выполняемая под предикатом со значеним ИСТИНА, работает обычным образом, а при значении предиката ЛОЖЬ вместо данной инструкции выполняется пустая команда (NOP).Таким образом конвейер инструкций никогда не "осушается" .

4. Программное " разворачивание" циклов. Это известный метод оптимизации компиляторов, при котором вместо циклического повторения команд ( вместе с передачей управления на начало цикла )тело цикла многократно повторяется. При этом исключатся вообще многократное повторение команды передачи управления. В МП Pentium 6 предусматривается аппаратный механизм поддержки программного " разворачивания" циклов.

5. Уменьшение времени доступа к памяти. В современных МП цикл обращения к памяти в десятки раз превышает время выполнения инструкции В работе [2] приводятся следующие данные: За 10 лет производительность процессора выросла более чем в 12 раз, тогда как скорость обращения к памяти лишь удвоилась. Нет сомнения, что в будущем разрыв между производительностью процессора и главной памяти будет увеличиваться.

Общий метод снижения времени обращения к памяти - это использование иерархической структуры памяти, при которой каждый последующий уровень структуры отличается от предыдущего меньшим объемом и меньшим временем доступа. Производительность работы с памятью при такой структуре во многом определяется тем, насколько эффективно будет использована кэш-память, составляющая один из уровней иерархии.

Несмотря на большое количество работ, посвященных повышению эффективности кэш, остается еще большое число проблем, к одной из которых относится повышение производительности работы с кэш при неструктурированных приложениях. К такого рода приложениям относятся такие программы, у которых отсутствуют доминирующие циклы обращения к памяти, что чрезвычайно затрудняет предсказание промаха в кэш. Другой проблемой при работе с такими прикладными программами является трудности оценки количества стартовых промахов в кэш, то есть промахов, происходящих при запуске приложения.

Именно таким вопросам посвящена диссертационная работа, что делает ее несомненно актуальной.

-7В диссертации на основании анализа многочисленных методов повышения эффективности кэш предлагается программный метод предварительной выборки данных, основанный на Марковской модели промахов в кэш. Такая модель позволяет для неструктурированных приложений предсказать с большой долей вероятности адрес следующего промаха в кэш, исходя из адреса текущего промаха. В работе предложены система показателей качества предварительной выборки, которая позволяет оценить эффективность применения того или иного метода предварительной выборки в различных режимах его работы на приложениях, характеризующимися десятками миллионов адресных ссылок.

Далее в работе предлагается методика проведения эксперимента по оценке эффективности предлагаемого метода предварительной выборки на модели микропроцессора на основании трасс выполняемого приложения. В этой методике с целью существенного снижения затрат модельного времени используется частичная модель промахов. Формирование такой модели происходит на основании теории марковских процессов. Частичная модель промахов выбирается таким образом, чтобы она включала как можно большее число состояний при наименьшем времени пребывания марковского процесса в данном подмножестве состояний.

В диссертации разработана аналитическая модель стартовых промахов для различного рода приложений как структурированного, так и неструктурированного характера. Такая модель позволяет оптимизировать использование кэш уже на этапе компиляции путем изменения пространственной и временной локации данных.

В работе приведены результаты проведения экспериментов по оценке эффективности Марковского предвыборщика на модели микропроцессора Alpha в среде DVT, предназначенной для верификации проектов, разработанной фирмой Compaq. Эта модель микропроцессора характеризуется фиксированной структурой кэш первого уровня, объемом, длиной строки, ассоциативностью и алгоритмом замещения строк кэш. Для автоматизации проведения таких экспериментов в диссертации разработана специальная Инструментальная среда, пригодная для работы с различного рода приложениями и различными моделями микропроцессоров.

Диссертационная работа состоит из четырех глав, заключения и приложения. В первой главе приведены основные методы ускорения доступа к памяти путем повышения эффективности использования кэш первого уровня. На основании анализа этих методов делается вывод о том, что наиболее перспективными методами является такие, в которых используется анализ трасс выполнения прикладных программ. Среди таких методов наиболее общий подход - это предварительная выборка данных, основанная на предсказании последующего промаха в кэш. В этой главе формулируются основные задачи диссертационной работы, заключающиеся в разработке программной системы повышения эффективности кэш. Такая система должна быть ориентирована на оптимизацию использования кэш для неструктурированных приложений, то есть приложений, у которых трудно выделить доминирующие циклы обращения к памяти, что существенно затрудняет предсказание последующих промахов в кэш. Кроме того, формулируется задача такой организации проведения эксперимента с предварительной выборкой, при которой значительно снижаются затраты модельного времени.

Во второй главе на основании анализа современных методов предварительной выборки данных формулируются основные принципы предлагаемого в диссертации метода предварительной выборки на основании Марковского процесса промахов, метода, наиболее пригодного для работы с неструктурированными приложениями. Графически такая модель представляется ориентированным графом, вершины которого соответсвуют адресам промахов в кэш, а дуги - переходам из одного промаха в другой. В этой главе выбираются показатели качества, по которым можно судить об эффективности предлагаемого метода. Эти показатели дают возможность определить в частности, какая часть из всех обращений к памяти удовлетворяется предвыборщиком, какая часть преварительно выбранных строк действительно используется предвыборщиком, а также определить и другие важные показатели кащества.

Далее исследуется Марковская модель промахов и вырабатывается подход к формированию частичной модели промахов для снижения потребностей в модельном времени при проведении эксперимента с предвыборщиком. Частичная модель промахов строится на основании теории марковских процессов. При построении частичной модели из всего множества вершин графа выбирается такой подграф со связными вершинами, который содержит возможно большее число вершин, а время пребывания марковского процесса в подмножестве выбранных состояний минимально. Затем в этой главе приводится описание модели стартовых промахов в кэш как для структурированных, так и неструктурированных приложений. В последнем случае показано, как зависит стартовое число промахов от длины строки кэш, количества адресных ссылок в приложении, длины непрерывных последовательностей адресных ссылок и размеров промежутков между этими последовательностями.

Третья глава посвящена вопросам реализации программного Марковского предвыборщика о организации эксперимента на модели микропроцессора Alpha с целью исследования эффективности предлагаемого метода предварительной выборки данных. Реализация Марковского предвыборщика заключается в формировании таблицы промахов в кэш, каждая строка которой соответствует текущему промаху, а столбцы - ожидаемым последующим промахам, количество последних задается заранее в начале проведения эксперимента.

В той главе приведены результаты проведения экспериментов по оценке эффективности Марковского предвыборщика на модели микропроцессора Alpha в среде DVT, предназначенной для верификации проектов, разработанной фирмой Compaq. Эта модель микропроцессора характеризуется фиксированной структурой кэш первого уровня, его объемом, длиной строки, ассоциативностью и алгоритмом замещения строк кэш.

Результаты представлены в виде графиков зависимости различных показателей качества предвыборки от режимов этой предвыборки, а именно от количества предсказаний, от применения тэгированной предвыборки или предвыборки по промахам, а также от совместной работы двух типов предвыборщиков - пошагового и Марковского. В графиках приведены результаты проведения эксперимента при работе с различными приложениями как структурированных, так и неструктурированных, характеризующимися десятками миллионов обращений к памяти.

В четвертой главе приведено описание Инструментальной среды, предназначенной для автоматизации проведения эксперимента по анализу метода повышения производительности кэш. Проведение эксперимента состоит из ряда этапов, к которым относится трансляция прикладной программы, запуск приложения на модели микропроцессора , формирование таблицы промахов, встраивание в исходный код приложения инструкций предвыборок, запуск приложения с предвыборщиком, вычислении показателей качества предвыборки. Для реализации Инструментальной среды используется программный продукт Microsoft Visual Basic. Разработанная среда имеет систему различных меню, использует многодокументный интерфейс, набор управляющих элементов и так далее.

Данная Инструментальная среда пригодна для работы с различного рода приложениями и моделями микропроцессоров, в ней предусмотрена возможность установки различных параметров кэш- памяти.

Заключение диссертации по теме «Математическое и программное обеспечение вычислительных машин, комплексов и компьютерных сетей», Абу Асси Халед Мохаммад Хасан

Выводы. 1. Разработанная Инструментальная среда позволяет автоматизировать трудоемкие процессы оценки эффективности различных методов повышения производительности кэш.

2. Несмотря на то, что такая Инструментальная среда предназначена для определенного метода предвыборки, а именно марковской предвыборки, и конкретной модели МП (Alpha 21364), эта среда может быть адаптирована для анализа эффективности самых различных методов повышения производительности кэш на моделях различных МП.

ЗАКЛЮЧЕНИЕ

1. На основании анализа существующих методов повышения производительности кэш разработан программный метод предварительной выборки данных, использующий Марковскую модель промахов. Этот метод ориентирован на оптимизацию использования ассоциативного кэш первого уровня со строками большой размерности при работе с неструктурированными приложениями.

2. По трассам выполнения прикладных программ на модели микропроцессора построена Марковская модель, описывающая случайный процесс промахов в кэш.

3. С целью снижения времени выполнения эксперимента на модели МП Марковская модель промахов разбивается на частичные модели. Для проведения эксперимента выбирается такая частичная модель, которая требует относительно небольшого времени выполнения и граф которой имеет относительно большое число вершин. Выбор такой частичной модели производится на основании теории марковских процессов, позволяющей определить время пребывания процесса в подмножестве выделенных состояний.

4. Для оценки эффективности предлагаемого метода повышения производительности кэш разработана система показателей качества предвыборки.

5. Создана аналитическая модель стартовых промахов в кэш, позволяющая установить зависимость количества промахов от параметров кэш и структуры потока адресных ссылок при холодном старте прикладных программ, как структурированных, так и неструктурированных.

6. Реализована программная система повышения эффективности кэш первого уровня путем предварительной выборки данных на основании марковской модели промахов.

-1147. Разработана методика проведения экспериментов на модели микропроцессора Alpha для анализа эффективности предлагаемого метода.

8. Для проведениия экспериментов были выбраны как неструктурированные, так и структурированные приложения из набора SPEC95, характеризующиеся большим числом обращений к памяти (порядка нескольких миллионов).

9. Были проведены эксперименты с Марковским предвыборщиком по разработанной методике при различных режимах предвыборки, разном числе предсказаний промахов на всех выбранных приложениях.

10. Проведенные эксперименты показали, что: a) количество предвыборок на один промах, при котором достигается разумный компромисс между показателями качества предвыборки - степенью покрытия, точностью и интенсивностью потока предвыборок, равно четырем; b) для большинства неструктурированных приложений такие показатели качества предвыборки, как относительное число промахов и степень покрытия, примерно совпадают в обоих режимах предвыборки — тэгированном и по промахам, но точность и интенсивность потока предвыборок лучше при предвыборке по промахам; c) Обобщенный показатель качества предвыборки - относительное количество тактов на одну инструкцию, требуемое для обращения к памяти ( MCPI) позволяет сделать вывод, что предвыборка всегда эффективна при одном или двух предсказаниях и всегда неэффективна при восьми предсказаниях; d) При четырех предсказаниях предвыборка эффективна при выборе режима предвыборки по промахам для приложений, у которых инструкции обращения к памяти неравномерно распределены среди остальных инструкций и поэтому критичным является нагрузка на шины памяти. Если же у приложения этот параметр не является критичным, то тэгировнная предвыборка будет более эффективна, е) при работе со структурированными приложениями наиболее эффективно совместное применение пошагового и Марковского предвыборщиков.

11. С целью автоматизации выполнения отдельных этапов проведения экспериментов разработана Инструментальная среда для анализа производительности кэш (ИСАПК ).

12. Данная Инструментальная среда может быть адаптирована для анализа эффективности самых различных методов повышения производительности кэш на моделях различных МП.

Список литературы диссертационного исследования кандидат технических наук Абу Асси Халед Мохаммад Хасан, 2003 год

1. В.Корнеев, А.Киселев Современные микропроцессоры М. -"Нолидж" 2000

2. H.Kwak, B.lee,A.Hurson, S-H.Yoon,W-J.Hahn "Effects of Multithreding on Cache Performance "IEEE Transactions on Computers vol 48 No 2 Feb 1999

3. A.Smith "Cache Memories " Computing Surveys V.14N3 1982

4. G.Tyson, M.Farrens, J.Matthews, A.Pleszkin A Modified Approach to Data Cache Management Proc.28th Ann. Int't Symp. Microarchitecture Nov 1995

5. E. Tam "Improving Cache Performance Via Active Management " The Dissertation of Phd in the University of Michigan 1999

6. R. Kessler . The Alpha 21264 Microprocessor IEEE Micro v. 19 (2) Mar 1999

7. J-K. Peir, W.Hsu , A.Smith " Functional Implementation Techniques for CPU Cache Memories" IEEE Transactions on Computers vol 48, N 2 Feb 1999

8. M. Charney, V. Srinivasan "SpliCS Optimized Cache Line Placement Based on Reuse and Access Latency" IBM Research Development vol. 43, N5 1999

9. J.Collins, D. Tullsen " Hardware Identification of Cache Conflict Misses "Proc. of the 32nd Annual MICRO-32 ACM/IEEE International Symposium on Micoarchitecture Nov 1999

10. V.Pai, S.Adve " Improving Software Prefetching wiTh Memory Parallelism Transformations" Technical Report ECE-9910 Rice University Nov 1999

11. T.Kolarz " Performance Evaluation: An Analytical Model for Calculation Start Misses in Caches " Proc. Conference Euromicro92 v35 N1-5 Sept 1992

12. J.Sinoh, H.Stone "A model of workloads and its use in miss-ratio prediction for fully associative caches" IEEE Trans, on Computers v.41, N7, 1992

13. E.Rotenberg,S.Bennett J.Smith. "A Trace Cache Microarchitecture and Evaluation" IEEE Transactions on Computers vol 48 No 2 Feb 1999

14. S.Patel, D. Friendly, Y.Patt "Evalution of Design Options for the Trace Cache Fetch Mechanism " IEEE Transactions on Computers vol 48 No 2 Feb 1999

15. Temam " An Algoritm for Optimally Exploiting Spatial and Temporal Locality in Upper Memory Level " IEEE Transactions on Computers vol 48 No 2 Feb 1999

16. E. Tam, J.Rivers, G, Tyson "Evaluation the Performance of Active Cache Management Schemes" Report of the University of Michigan 1999

17. N.Topham , A . Gonzalez " Randomized Cache Placement for Eliminating Conflict" IEEE Transactions on Computers vol 48, N 2 Feb 1999

18. T.Chenj.Bayer "Effective Hardware based Data Prefetching for High Performance Processors" IEEE Trans.on Computers vol.44,no 5 (May 1995)

19. S. Abraham, R. Sugumar "Predictability of Load/Store Instruction Latencies " Proc. of the 26th Ann. International Symposium on Microarchitecture , Austin, Texas Dec 1993

20. S.Laha, J.Patel " Accurate Low Cost Methods for Performance Evalutions of Cache Memory systems. IEEE Trans, on Computers v.37 , N1 l,Nov 1988

21. T.Mowry, C. Luk " Understanding Why Correlation Profiling Improves predictability of data cache misses on nonnumeric applications 11 IEEE Transactions on Computers vol 49, N 4 Apr 2000

22. C.Luk, T.Mowry, " Automatic Compiler-Inserted Prefetching for Pointed-Based Applications1' IEEE Transactions on Computers vol 48 No 2 Feb 1999

23. D.Joseph, D.Grunwald "Prefetching Using Markov Predictors" IEEE Transactions on Computers vol 48 No 2 Feb 1999

24. T.Mowry, M.Lam, A.Gupta "Design and Evaluation of Compiler Algorithm for Prefetching" Proc ASPLOS-Y ,Oct 1992

25. N.Jouppi " Improving Direct-Mapped Cache Performance by Addition of Small Fully Associative Cache and Prefetch Buffers " Proc 17th Int't Symp. Computer Architecture May 1990

26. J.Tse, A.Smith "CPU Cache Prefetching: Timing Evaluation of Hardware Implementation" IEEE Trans, on Computers v.47, N 5 1998

27. M.Charney, A.Reeves " Generalized Correlation Based Hardware Prefetching " Technical Report EE-CEG-95-1 Cornell Univ. Feb. 1995

28. W-C. Hsu, J.Smith, "A Performance Study of Instruction Cache Prefetching Methods" IEEE Trans, on Computers v.47, N 5 1998

29. S.Patacharia, R.Kessler "Evaluating Stream Buffers as a Secondary Cache Replacement" Proc. 21st Ann. Int'l Symp. Computer Architecture 1994

30. T.Chen, J. Laer "Reducing Memory Latency Via Non-Blocking and Prefetching Caches " Proc ASPLOS-Y ,Oct 1992

31. K.Farkas , N. Jouppi " Complexity/ Performance Tradeoffs with non-Blocking Loads " Proc. 21st Ann, Int'l Symp. Computer Architecture, Apr. 1994

32. Ю.П.Журавлев, JI.A. Котелюк, Н.И. Циклинский " Надежность и контроль ЭВМ", М.: Сов. радио, 1978

33. Alpha Architecture Reference Manual

34. A.Maynard, C.Donnelly, B. Olszeewski " Constraining Characteristics and Cacha Performance of Technical and Multi-User Commercial Workloads " Proc. ASPLOS-YI Apr 1994

35. M. J. Charnev and T. R. Puzak Prefetching and memory system behavior of the SPEC95 benchmark suite . IBM Research Development vol. 41, N 3 1997

36. H. Гуревич, О. Гуревич Visual Basic 6.0 M. Бином, 1998

37. A. Smith " Cache Evaluation and the Impact of Workload Choice" Proc.th

38. Ann.International Symposium on Computer Architecture. Jun 1985

39. P. Emma J.Knight "Cache Miss Facility with Stored Sequences for Data Fetching" U.S. Patent 5.233.702 (Issued: August 3,1993)

40. A.Agarwal "Analysis of Cache Performance for Operating Systems And Microprogramming " Technical Report N CSL TR 87332 Stanford University May 1987.

41. M.Hill, A.Smith Evaluating Associativity in CPU Cache IEEE Trans on Comp vol 38 n. 12 Dec 1989

42. Z.Cvetanovich, d.Bhandakar " Characterisation of Alpha axp using tp and spce Workloads Proc. 21-st Ann. Int't Symp Computer Architecture Apr 1994 pp60-70

43. Agrawal, Horowith "An Analitical Cache Model " ACM Trans on Computer Systems v.7 ppl84 ,1989

44. Jacob, Chen and oth. " An Analitical Model for Designing Memory Hierarchies" IEEE Trans, on Computers v.45, pi 180 1996

45. D.Xing " Memory hierarchy considerations for cost-effective claster computing " IEEE Trans, on Computers v.49 N 9 pp 915 Sep 2000

46. А.Анго. Математика для электро и радиоинженеров М. Наука -1965г

47. R. Kessler , Е. McLellan, D. Webb "The Alpha 21264 Microprocessor Architecture " Proc. IEEE Int'l Conf. Computer Design Oct 1998

48. J.Cantin, M.Hill "Cache Performance for SPEC CPU2000 Benchmarks" Technical Report of University of Wisconsin-Madison Jan 2002

49. A.Smith "Sequentially and Prefetching in Data Base Systems" ACM Trans. Data Base Systems, vol. 3,N3,1979.

50. W-Y. Chen "The Effect of Code Expanding Optimizations on Instraction Cache Design" IEEE Trans, on Computers v.42, N 9 1993

51. Mowry, M.Lam, A.Gupta "Design and Evaluation of Compiler Algorithm for Prefetching" Proc. Int't Conf. Architectural Support for Programming Language and Operating Systems 1992

52. A.Smith " Sequential Program Prefetching in Memory Hierarchies" Computer, Dec 1978.

53. J.Smith " A Study of Branch Prediction Strategies" Proc. 8 Ann. Symp. Computer Architecture 1981

54. W.Hwu, P.Chang " Achieving High Instruction Cache Performance with Optimizing Compiler" Proc. 11 Ann. Symp. Computer Architecture 1984

55. Callahan, Kennedy, Porterfield " Software Prefetching" Proc.4 Int't Conf. Architectural Support for Programming Language and Operating Systems Apr. 1991

56. E.Dahlgren, P.Stenstrom "Sequential Hardware Prefetching in Shared Memory Multiprocessors " IEEE Trans. Parallel and Distributed Systems , vol.6 N7, 1995

57. J.Fu, J.Patel " Data Prefetching Strategies for vector Cache Memories" Proc. 5 Int't Parallel Processing Symp. May 1991

58. J.Gee, M.Hill, D. Penvmatikatos, A.Smith " Cache Performance of the SPEC Benchmark Suite" IEEE Micro vol.13 N 4, Aug.!993

59. S.Kim " Threaded Prefetching: An Adaptive Instruction Prefetch Mechanizm" Microprocessing and Microprogramming vol.39 N 1 Nov. 1993.

60. A.Smith " Characterizing the Storage Process and its Effects on Main Memory Update" ACM vol.26, N 1, Jan. 1979

61. A.Smith "Cache Evaluation And the Impact of Workload Choice" Proc. 12 Int'1 Symp. Computer Architecture 1985

62. A.Smith "Line (Block) Size Selection in CPU Cache Memories" IEEE Trans, on Computers vol.36, N 9 Sept. 1987

63. A.Smith "Trace-Driven Simulation in Research on Computer Architecture and Operating Systems" Proc. New Directions in Simulation for Manufacturing and Comm. (SIM94), Aug. 1994

64. J.Tse, A.Smith " Performance Evaluation of Cache Implementation" Technical Report UCB / CSD-95-877, Univ. of California, June 1995

65. V.Varma, G.Sinha " A Class of Prefetch Schemes for On-Chip Data Caches" Technical Report, Univ. of California 1992

66. R.Min, Y.Hu " Improving Performance Of Large Physically Indexed Caches by Decoupling Memory Addresses from Cache Addresses " IEEE Trans, on Computers v.50, N 5 2001

67. Кемени Д., Снелл Д. Конечные цепи Маркова М.: Наука, 1970

68. Казаков В.А. Введение в теорию марковских процессов и некоторые радиотехнические задачи М.: Сов,радио, 1973

69. P.Singh, H.Stone, D.Thiebaut "A model of workloads and its use in miss-rate prediction for fully associative caches " IEEE Trans, on Computers v.41, N 7, 1992

70. G.Rao " Performance analysis of cache memories" Journal of the ACM, v.25 N3, 1978

71. R. Ladner, J.Fix, A.LaMarca " Cache Performance Analysis of Traversal and Random Accesses "10 Annual ACM-SIAM Symposium on Discrete Algorithms, 2002

72. J.Cantin, M.Hill "Cache Performance for SPEC CPU2000 Benchmarks" Report University of Wisconsin-Madison Jan. 2002

73. С.Кручинин "Исследование структурной организации иерархических подсистем оперативной памяти многопроцессорных векторно-конвейерных суперэвм" Автореферат диссертации на соискание ученой степени канд.техн.наук М.: 1991.

74. Ю.Сокол " Разработка моделей, методов и структурных средств взаимодействия процессоров и параллельной общей памяти в мультимикропроцессорных вычислительных системах" Автореферат диссертации на соискание ученой степени д-ра техн. наук" М, 1994

75. Ю.Кузьмин "Исследование и разработка методов и средств моделирования многоуровневой оперативной памяти для проектирования высокопроизводительной ЭВМ на системном этапе" Автореферат диссертации на соискание ученой степени канд.техн.наук Рязань 1998.

76. С.Ляпунцов "Информационные методы оценки производительности вычислительных систем" Автореферат диссертации на соискание ученой степени канд.техн.наук М.-1991.

77. Н.Кириенко "Оптимизация программ в процессе трансляции" Автореферат диссертации на соискание ученой степени канд.техн.наук-Минск, 1992.

78. М.Поленов "Разработка инструментальных средств проектирования, исследования и оптимизации проблемно-ориентированных вычислительных систем" Автореферат диссертации на соискание ученой степени канд.техн.наук Таганрог 1995.

79. Р.Халабия "Анализ эффективности исходных текстов программ в процессе обучения " Автореферат диссертации на соискание ученой степени канд.техн.наук- М. 1999

80. В. Мураховский, Г. Евсеев " Железо ПК 7-е издание " М. —"I-Press" 2003

81. А.Жаров " Железо IBM 10-е издание " М. -" Микро Арт " 2003

82. К.Касперски "Техника оптимизации программ. Эффективное использование памяти " С.П. «БХВ-Петербург» 2003

83. Абу Асси X. Аналитическая модель для вычисления промахов в кэш // Межвузовский сборник научных трудов "Программное и информационное обеспечение систем различного назначения на базе персональных ЭВМ". М.: МГАПИ, 2002, выпуск 5.

84. Абу Асси X. Выбор метода повышения производительности кэш // Межвузовский сборник научных трудов "Программное и информационное обеспечение систем различного назначения на базе персональных ЭВМ". М.: МГАПИ, 2003, выпуск 5.