Параллельные устройства вычислительной техники класса "системы-на-кристалле" тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Суворова, Елена Александровна

• Суворова, Елена Александровна
• кандидат технических наук
• 2004

Оглавление диссертации кандидат технических наук Суворова, Елена Александровна

Перечень сокращений

Содержание

Введение

1 Влияние развития интегральных технологий на организацию 9 параллельных систем-на-кристалле

1.1 Развитие интегральной технологии и ее влияние на архитектуру 9 вычислительных средств

1.1.1 Тенденции развития интегральных схем

1.1.2 Тенденции развития процесса литографии

1.1.3 Тенденции развития микропроцессорной логики и памяти

1.1.4 Тенденции совершенствования межэлементных соединений

1.1.5 Изменение параметров схем в результате масштабирования рисунков 14 схем

1.2 Системы-на-кристалле — электронная компонентная база нового 16 поколения

1.3 Параллельные системы-на-кристалле

1.3.1 Возможности и ограничения интегральной технологии для параллельных 18 систем-на-кристалле

1.3.2 Оценка возможностей построения параллельных систем-на-кристалле на 21 современных и перспективных интегральных технологиях

1.3.3 ПСнК как системы с распределенной архитектурой

1.3.4 Уровни виртуальных компонентов для параллельных СнК

1.4 Проблемы разработки и применения IP-узлов и IP-блоков для 25 параллельных систем-на-кристалле

1.4.1 Организация распределенной структуры ПСнК

1.4.2 Внутренняя организация вычислительных узлов ПСнК

1.4.3 Структура IP-узлов и IP-блоки для их построения

1.4.4 Проектирование ПСнК из виртуальных компонентов

1.5 Выводы по разделу

2 Структура параллельных систем-на-кристалле и IP-узлы для 29 ПСнК

2.1 Распределенная структура параллельных систем-на-кристалле

2.2 Характеристики коммуникационной системы параллельных систем- 30 на-кристалле с учетом технологии реализации

2.2.1 Характеристики систем связей ПВС с распределенной структурой

2.2.2 Характеристики систем связей для ПСнК на структурном уровне

2.2.3 Характеристики систем связей для ПСнК на уровне рисунка схемы

2.3 Анализ возможностей использования топологий ВС для построения 39 параллельных систем-на-кристалле

2.3.1 Определение возможности использования топологий на основе толщины 39 графа связей

2.3.2 Сравнение характеристик топологий и определение оптимальных условий их применения

2.4 Задача размещения множества внешних узлов в структуре параллельных систем-на-кристалле

2.4.1 Постановка задачи

2.4.2 Классический алгоритм нахождения р-мёдиан графа

2.4.3 Алгоритм формирования множества внешних узлов в структуре ПСнК

2.4.4 Размещение множества внешних узлов для топологий, рассмотренных в

параграфе 2.

2.5 Формирование работоспособной конфигурации при инициализации параллельных систем-на-кристалле

2.5.1 Алгоритмы тестирования ПВС

2.5.2 Формирование работоспособной конфигурации при инициализации

2.5.3 Математическая модель системы для оценки характеристик алгоритма формирования работоспособной конфигурации системы

2.5.4 Условия сходимости алгоритма формирования работоспособной конфигурации системы

2.5.5 Оценка характеристик алгоритма

2.5.6 Способы обмена информацией между узлами и их влияние на скорость схождения алгоритма

2.5 Выводы по разделу

3 Структура IP-узлов и IP-блоки для параллельных систем-накристалле

3.1 Организация IP-узла параллельных систем-на-кристалле

3.1.1 Структура IP-узла ПВСнК

3.1.2 Особенности коммуникационных систем для построения систем-накристалле

3.1.3 Описание коммуникационной системы

3.1.4 Стандарты внутрикристальных шин

3.1.5 Сходства и отличия стандартов внутрискристальных шин

3.2 Организация системы коммуникаций между блоками в IP-узле

3.2.1 Варианты организации системы коммуникаций между блоками на примере стандарта АМВА АНВ

3.2.2 Математическая модель системы коммуникаций на базе однонаправленных шин с мультиплексированием выходов на шину

3.2.3 Математическая модель системы коммуникаций на базе несимметричного коммутатора

3.2.4 Имитационные модели

3.2.5 Оценка аппаратных затрат на реализацию коммуникационной системы

IP-узла

3.3 Выводы по разделу

4 Методы синтеза параллельных систем-на-кристалле на основе языка VHDL

4.1 Особенности проектирования IP-узлов и IP-блоков

4.1.1 Требования к описаниям СнК в целом, IP-узлов и IP-блоков для СнК

4.1.2 Возможности языка VHDL для проектирования виртуальных 120 компонентов

4.2 Разработка и спецификация параллельных систем-на-кристалле с 124 использованием языка VHDL

4.2.1 Организация настраиваемого интерфейса IP-узлов

4.2.2 Организация структуры связей между IP-узлами

4.3 Организация внутренней структуры IP-узла

4.3.1 Возможность организации гибкого интерфейса IP-блока

4.3.2 Организация коммуникационной системы между блоками внутри IP-узла

4.3.3 Организация описания IP-узла с переменным количеством 146 дополнительных блоков

4.4 Методы разработки, спецификации и синтеза параллельных систем- 146 на-кристалле

4.4.1 Метод спецификации на языке высокого уровня и синтеза ПСнК из 146 готовых узлов

4.4.2 Метод спецификации на языке высокого уровня и синтеза IP-узлов для 147 параллельных СнК

4.5 Выводы по разделу 4 149 Заключение 151 Список литературы 153 Список публикаций по теме диссертации 158 Список зарегистрированного программного обеспечения 159 Приложения

П.1 Определение книжной толщины регулярной топологии на примере 160 тора

П.2 Определение параметров рисунков схем для топологий типа тор, трехмерная решетка, гиперкуб

П.З Влияние соотношения параметров решеток на средний диаметр

П.4 Таблицы характеристик рисунков схем

П.5 Определение среднего диаметра топологий

П.6 Программы теоретического расчета параметров системы на базе шины и на базе коммутатора

П.7 Модели на GPSS для определения параметров системы на базе шины 178 и на базе коммутатора в тех случаях, когда теоретический расчет не возможен

П.8 Описание блока связей узла на базе общей шины и на базе коммутатора на VHDL

П.9 Пример структурного описания параллельной системы-на- 194 кристалле

П.10 Пример расчета характеристик коммуникационной системы на базе шины и на базе коммутатора для процессора "Мультикор"

П.11 Акты о внедрении

Введение диссертации (часть автореферата) на тему «Параллельные устройства вычислительной техники класса "системы-на-кристалле"»

Актуальность проблемы.

Развитие новых технологий открывает новые перспективы перед разработчиками вычислительных устройств (ВУ). Активно развиваемым направлением создания ВУ являются системы-на-кристалле (СнК) (L. Hammond, К. Olukotun, Т. N. Theis, В. Cordan, J. Udell, Берски Д.). В результате быстрого развития интегральных технологий на одном кристалле становится возможным размещать параллельные вычислительные структуры (ПВС).

Параллельные вычислительные структуры являются перспективным направлением повышения производительности ВС. Отечественные и зарубежные научные школы в течение нескольких десятилетий исследовали проблемы, возникающие при проектировании структур ПВС и предложили пути их решения. Многие научные результаты в области параллельных структур, составившие основу построения и определившие облик современных высокопроизводительных средств вычислительной техники, были получены отечественными учеными: Б.А. Бабаяном, В.С.Бурцевым, В.М. Глушковым, Б А. Головкиным, Э.В. Евреиновым, М.Б. Игнатьевым, А.В. Каляевым, В.В. Корнеевым, В.К. Левиным,

И.В. Прангишвили, В А. Торгашевым, Я.И. Хетагуровым, В.Г. Хорошевским, и др.

Однако, технологии СнК существенно отличаются от технологий создания систем на платах: появляются как новые возможности, так и новые ограничения. ПСнК представляют собой новый, достаточно специфический класс параллельных устройств вычислительной техники. Специфика технологии реализации СнК заставляет заново оценивать и пересматривать, дополнять сложившиеся методы и критерии проектирования параллельных ВС для применения их к разработке ПСнК.

При разработке устройств вычислительной техники очень актуальным становится время, затрачиваемое на их разработку. Вследствие этого в настоящее время активно развивается тенденция проектирования устройств на базе повторно используемых компонентов. Повторно используемые компоненты могут иметь различный уровень сложности. Проектирование устройства на базе повторно используемых компонентов позволяет разработчику сосредоточиться на особенностях проекта на выбранном уровне представления.

В данной работе рассмотрены аспекты построения систем-на-кристалле на базе повторно используемых компонентов. Предлагается использовать два уровня виртуальных компонентов - IP-узлы и IP-блоки. IP-узлы по сложности соответствуют вычислительным узлам (computer node), IP-блоки - процессорам, контроллерам, блокам памяти (из них строятся 1Р-узлы).

В работе определен набор характеристик, оказывающих существенное влияние на выбор топологии связей между IP-узлами параллельной системы-на-кристалле, предложен набор дополнительных характеристик, позволяющих оценить возможность и эффективность использования топологий связи для построения ПСнК.

На базе этих характеристик определена методика выбора топологии связей для параллельной системы-на-кристалле в соответствии с предъявляемыми к ней требованиями и используемой технологией реализации.

Количество внешних выводов микросхем ограничено. В соответствии с тенденциями развития современных технологий прогнозируется, что рост количества внешних выводов микросхем будет происходить намного медленнее, чем рост количества вентилей, расположенных в кристалле. В соответствии с этой тенденцией сформулирована проблема размещения множества узлов системы, которые будут иметь непосредственные связи с внешним миром. Предложены критерии размещения и алгоритм выбора этого множества узлов.

Диагностика функционирования параллельных систем-на-кристалле, включающих в себя большое количество узлов становится технически нереализуемой. В соответствии с этим сформулирована проблема распределенного самодиагностирования и определения работоспособной конфигурации параллельной системы-на-кристалле. Предложен параллельный децентрализованный алгоритм определения работоспособной конфигурации параллельной системы-на-кристалле.

В работе рассмотрены особенности построения IP-узла на базе IP-блоков. Исследованы методы построения коммуникационной системы внутри IP-узла в соответствии с существующими стандартами внутрикристальных шин. Разработаны математические и имитационные модели, позволяющие оценить характеристики коммуникационных систем на базе общей шины и на базе коммутатора. Предложена методика оценки аппаратных затрат на реализацию коммуникационных систем.

В работе исследованы возможности языка описания аппаратуры VHDL для проектирования параллельных систем-на-кристалле вцелом, IP-узлов и IP-блоков. Разработан метод спецификации и синтеза параллельной системы-на-кристалле на базе повторно используемых узлов. В рамках этого метода разработчик может определять количество узлов, топологию связей между ними и множество внешних узлов. В системах-на-кристалле с различной топологией связей узлы могут иметь различную валентность. В соответствии с этим предложена методика описания IP-узлов с настраиваемым интерфейсом, валентность узла используется в качестве параметра настройки.

Разработан метод спецификации IP-узла, позволяющая без изменения описания определять набор блоков, входящих в конкретную реализацию узла. Разработана методика описания блока связей, реализующего функции коммуникационной системы внури IP-узла позволяющая использовать его в узлах с различным количеством ведущих и подчиненных устройств и с различным типом коммуникационной системы (на базе шины или на базе коммутатора).

Цель диссертационной работы.

Целью диссертационной работы является разработка методов построения параллельных систем-на-кристалле как многомодульных систем на базе повторно используемых компонентов.

Методы исследования.

Исследования осуществлялись на основе аппарата теории графов, теории вероятностей, теории систем массового обслуживания и теории вычислительных систем. Для построения математических .и имитационных моделей были использованы пакет Maple 7.0 и среда имитационного моделирования GPSS НЗ. Для реализации предложенной методики построения систем-на-кристалле был использован язык VHDL и САПР Oread 9.1 и Foundation Express 2.1i.

Научная новизна.

Научная новизна заключается в разработке методов проектирования систем-на-кристалле на базе повторно используемых компонентов. В результате проведенного исследования:

1. Предложена двухуровневая архитектура параллельных вычислительных устройств в исполнении «система-на-кристалле», включающая: 1) уровень синтезируемых параллельных структур из IP-узлов - функционально полных компонентов параллельных вычислительных структур. 2) уровень 1Р-узлов, синтезируемых из готовых IP-блоков традиционных типов (процессорные ядра, контроллеры, блоки памяти и др.)

2. Предложен набор показателей топологии связей в параллельных вычислительных структурах, реализуемых в технологии «система-на-кристалле», и базирующаяся на нем методика оценки возможности и эффективности использования топологий систем связей в ПСнК.

3. Поставлена проблема и разработана методика выбора модулей для организации внешних связей в структуре параллельных вычислительных устройств -СнК.

4. Предложена методика самоорганизующегося формирования работоспособной конфигурации параллельных вычислительных устройств в условиях отказов их узлов. Разработан децентрализованный алгоритм с коллегиальным принятием решений узлами параллельной структуры, определены и доказаны условия его сходимости.

5. Разработаны математические модели системы коммуникаций внутри 1Р-узла, на базе которых разработана методика синтеза системы связей между IP-блоками.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Суворова, Елена Александровна

4.5 Выводы по разделу 4

1) Исследованы возможности языка VHDL для создания описания компонентов, которые могут быть адаптированы для использования в СнК с существенно различными характеристиками.

2) Разработан метод описания на языке высокого уровня синтезируемых параллельных СнК с заданными структурными характеристиками из готовых IP-узлов, включающий: методику синтезируемого параметризованного описания ПСнК, в рамках которого разработчик может определять количество узлов, топологию связей между ними и множество внешних узлов, методику синтезируемого параметризованного описания IP-узлов с настраиваемым интерфейсом (по валентности узла и по числу элементарных линии в одной линии связи)

3) Разработан метод описания IP-узлов на языке высокого уровня, позволяющий компоновать из IP-блоков и синтезировать IP-узлы с заданными характеристиками для параллельных СнК, включающий в себя методику синтезируемого параметризованного описаний IP-блоков, позволяющую включать их в IP-узлы, с внутренними связями на основе различных стандартов методику синтезируемого параметризованного описания блока коммуникационной системы IP-узла, позволяющую разработчику определять количество ведущих и ведомых устройств, тип коммуникационной системы (на базе шины или на базе коммутатора), стандарт, на основе которого выполняются коммуникации.

4) Предложенные методики реализованы в зарегистрированном программном обеспечении.

Заключение

В результате проделанной работы разработаны методики, позволяющие осуществить синтез параллельной системы-на-кристалле из IP-узлов и IP-узлов из IP-блоков.

Рассмотрены тенденции развития производственных технологий, существенные для построения систем-на-кристалле. Определено влияние масштабирования рисунков схем в результате быстрого и неравномерного по различным направлениям развития интегральных технологий на характеристики схем. Рассмотрены требования к современным ПСнК, особенности существующих в настоящее время мультипроцессорных систем-на-кристалле. Определено, что перспективные параллельные системы-на-кристалле должны быть организованы как распределенные системы. Определено, что в соответствии с тенденциями развития САПР и для ускорения процесса проектирования системы-на-кристалле должны разрабатываться на базе повторно используемых виртуальных компонентов. Предложены два уровня виртуальных компонентов для проектирования ПСНК - IP-узлы (по сложности соответствуют вычислительным модулям) и IP-блоки (по сложности соответствуют процесорам, контроллерам, блокам памяти).

В работе проанализированы известные методы оценки и выбора топологии графа связей между модулями параллельной ВС. Предложен набор характеристик системы связей между модулями, существенных для систем-на-кристалле, соединяющий показатели системы связей на структурном уровне и показатели на уровне рисунка схемы на кристалле СБИС. В соответствии с этим разработана методика, позволяющая оценить возможность и целесообразность применения различных топологий связей для построения СнК. Сформулирована проблема размещения множества внешних модулей в структуре параллельных систем-на-кристалле. Предложены критерии оценки качества выбора множества внешних модулей в структуре системы-на-кристалле. Разработан алгоритм определения множества внешних модулей для произвольного графа связей параллельной системы-на-кристалле.

Сформулирована проблема распределенного самодиагностирования и определения рабочей конфигурации параллельных систем-на-кристалле. Исследованы существующие алгоритмы самотестирования и реконфигурации распределенных вычислительных структур. Предложен децентрализованный алгоритм формирования работоспособной конфигурации параллельной системы-на-кристалле.

Исследованы требования к коммуникационной системе между IP-блоками внутри IP-узла и влияние технологии на организацию коммуникационной системы на кристалле. Рассмотрены существующие стандарты внутрикристальных шин. Построены математические и имитационные модели, позволяющие определить характеристики вариантов организации коммуникационной системы на базе шины с мультиплексированием выходов и на базе коммутатора. Определена методика выбора способа организации коммуникационной системы на базе шины или на базе коммутатора в соответствии с интенсивностями потоков обмена данными между ведущими и подчиненными устройствами - блоками, входящими в состав 1Р-узла.

В работе исследованы возможности языка VHDL для создания спецификации компонентов, которые могут быть адаптированы для использования в системах, характеристики которых могут существенно различаться. Предложен метод спецификации и синтеза системы-на-кристалле, в рамках которого разработчик может определять количество узлов, топологию связей между ними и множество внешних узлов. Предложена методика описания IP-узлов с настраиваемым интерфейсом (по валентности узла и по числу линков в одной линии связи) и настраиваемой внутренней структурой (в зависимости от значений параметров, определенных пользователем, в состав IP-узла может включаться различное количество различных IP-блоков). Предложена методика формирования описаний IP-блоков, позволяющая включать их в IP-узлы, коммуникационные системы которых организованы на основе различных стандартов. Предложена методика' описания блока коммуникационной системы IP-узла, позволяющая разработчику определять количество ведущих и ведомых устройств, тип коммуникационной системы (на базе шины или на базе коммутатора), стандарт, на основе которого выполняются коммуникации. На основе этих методик разработан метод спецификации и синтеза IP-узлов для ПСнК

На защиту выносятся следующие научные положения:

1. Разработана методика оценки эффективности применения различных топологий связей для построения параллельных СнК, позволяющая оценить характеристики топологий на структурном уровне и на уровне рисунка схемы с учетом особенностей интегральной технологии.

2. Сформулирована проблема размещения множества внешних модулей в структуре параллельных СнК. Предложены критерии оценки качества выбора множества внешних модулей, разработан алгоритм размещения внешних модулей для произвольного графа связей при синтезе параллельных СнК.

3. Разработан децентрализованный алгоритм распределенного самодиагностирования и формирования работоспособной конфигурации параллельной СнК с учетом особенностей технологии. Доказана сходимость алгоритма.

4. Разработан метод синтеза системы связей внутри IP-узла в соответствии с интенсивностями потоков данных между IP-блоками, реализующий выбор между использованием шины и коммутатора с учетом особенностей технологии.

5. Разработан метод спецификации на языке высокого уровня и синтеза параллельных СнК с заданными структурными характеристиками из готовых IP-узлов. Разработан метод спецификации на языке высокого уровня и синтеза IP-узлов для параллельных СнК.

Список литературы диссертационного исследования кандидат технических наук Суворова, Елена Александровна, 2004 год

1. International technology roadmap for semiconductors. Edition 2002. // 194 p.

2. Theis T. N., Res J. The future of interconnection technology // IBM. Develop 44. 2000. No 3. P. 379-390.11

3. Рэнделл Айзек. Будущие технологии КМОП // Открытые системы. 2000. №10. С. 8-18.

4. Donnelly K. Serial Links. Next Generation Communication Buses // VP, Network Connection Division Rambus Inc. Gather Group Semiconductor Conference. 2001. Nov, Vol. 8. 15 p.

5. Bill Cordan. An Efficient Bus Architecture for System-on-Chip Design // 2001 IEEE Custom Integrated Circuits Conference. 2001. Jan. P. 29-35.7. http://comsci.yonsei.ac.kr/phd/yskim/over.html.

6. Open Core Protocol Reference Document Revision 002 // OCP-IP Association. 2001. 202 p.

7. Сложные устройства на одном кристалле становятся реальностью // ChipNews 1999. №2. Р. 22-25.

8. Entony Catalgo. Embedded DRAM gets pure-logic performance // EE TIMES 09.11.00.

9. Берски Д. Рост сложности ИС превращает цифровые схемы в однокристальные схемы // Электроника. 1993. №11-12. С. 12-15.

10. Lance Hammond and Kunle Olukotun. Considerations in the Design of Hydra: A Multiprocessor-on-a-Chip Microarchitecture // CSL-TR-98-749. 1998. February. 12 p.13. http://kasuga.csc.e.kysshu-u.ac.jpAppram/english/ppramwhat.html.

11. A Single chip Multiprocessor Integrated with Hight Density DRAM / Tadaaki Yamauchi, Lance Hammond, Kunle Olukotun // Computer Systems Laboratory, Stanford University. Report CSL-TR-97-731. 1997. 34 p.

12. Flynn M. S. Basis issues in microprocessor architecture // Journal of System Architecture 45. 1999. P. 939-948.

13. Vishal Anand. Design for flexibility // SNUG'99 Boston. 1999. 20 p.17. http://www.silicore.net.

14. Bill Cordan. EEdesign Exclusive Configurable Platform-Based SoC Design Techniques, part 1 // Computer Systems Laboratory, Stanford University. 2001. September 18. 8 p.

15. Sudhakar Yalamanchili. Introductory VHDL from simulation to synthesys // Prentice-hall. 2001.401 p.

16. Aldworth P. J. System-on-a-Chip Bus Architecture for embedded Applications // International Conference on Computer Design (ICCD'99). 1999. P. 297-298.

17. Cordan B. An Efficient Bus Architecture for System-on-a-Chip Design // Proceedings of IEEE Custom Integrated Circuits Conference. 1999. May. P. 623-626.

18. Winegarden S. Bus Architecture of a System on a Chip with User Configurable System Logic // IEEE Journal of Solid State Circuits. 2000. Vol. 35, No. 3. P. 425-433.

19. Артамонов Г.Т., Тюрин В.Д. Топология сетей ЭВМ и многопроцессорных систем. М.: Радио и связь, 1991. 248 с.

20. Корнеев В.В. Параллельные вычислительные системы. М.: Нолидж, 1999. 320 с.

21. Олифер В.Г., Олифер Н.А. Компьютерные сети: Принципы, технологии, протоколы // Учебное пособие, 2 изд. СПб.: Питер, 2003. 668 с.

22. Погребинский С. Б., Стрельников В. П. Проектирование и надежность микропроцессорных ЭВМ. М.: Радио и связь, 1998. 166 с.

23. Додонов А. Г., Кузнецова М. Г., Горбачик Е. С. Введение в теорию живучести вычислительных систем / Под ред. В. А. Гуляева. Киев: Наук. Думка, 1990. 184 с.

24. Новые подходы к исследованию высоконадежных бортовых вычислительных систем / Пер. с англ., сост. В.А. Гнет, Г.Ф. Лункин // Сб. статей. М.: ГосНИИАС, Научно-Информационный центр, 1991. 4 с.

25. Preparata F., Metze G., Chien R. On connection assignment problem of diagnosable systems // IEEE Trans. On Electronic Computers. 1967. Vol. EC-16, No 12. P. 848-854.

26. Дмитриев Ю. Самодиагностика систем из однотипных блоков. Вопросы теории и построения вычислительных систем // Выпуск 73. Новосибирск: ИМ СОАН СССР, 1978. С. 107-121.

27. Харари Ф. Теория графов. М.: Мир, 1973.300 с.

28. The Thickness of Graphs / A Survey, P. Mutzel, T. Odenthal, M. Scharobrodt // Proc. Symp. Frontiers of Massively Parallel Computation. 1998. Feb. P. 96-101.

29. Клейнрок Л. Коммутационные сети. Стохастические потоки и задержки сообщений. М.: Наука, 1970. 256 с.

30. A Methodology for Useroriented Scalability Analysis / D. Royo, M. Valero-Garca, A. Gonzlez and C. Mar // IEEE Int'l Conf. on Application Specific Systems, Architectures, and Processors. 1997. P. 304-315.

31. Thompson C. D. Area-Time complexity for VLSI // Proc. ACM, Symp. Theory of Computing. 1979. P 81-88.

32. The recursive grid layout sceme for VLSI layout of hierarchical networks / Chi-Hsiang Yen, E. A. Varvarigos, B. Parhami // Proc. Merged Int'l Parallel Processig Symp. & Symp. Parallel and Distributed Processing. 1999. Apr. P.48-55.

33. Efficient VLSI layouts of hypercubic networks / С. H. Yeh, E.A. Varvarigos, B. Parhami // Proc. Symp. Fron-tiers of Massively Parallel Computation. 1999. Feb. P. 98105.

34. VLSI layout and packaging of butterfly networks / С. H. Yeh, B. Parhami, E.A. Varvarigos, H. Lee // Proc. ACM Symp. Parallel Algorithms and Architectures. 2000. P. 196-205.

35. The recursive grid layout scheme for VLSI layout of hierarchical networks / C. H.Yeh, B. Parhami, E.A. Varvarigos // Proc. Merged Int'l Parallel Processing Symp. & Symp. Parallel and Distributed Processing. 1999. Apr. P. 441-445.

36. Layout of the Batcher bitonic sorter. S. Even, S. Muthukrishnan, M.S. Paterson, S. Cenk Sahinalp // Proc. ACM Symp. Parallel Algorithms and Architectures. 1998. P. 172-181.

37. Chen G., Lau F. Layout of the Cube-connected Cycles without Long Wires // The Computer Journal. 2001. Vol. 44. P. 374-383.

38. Kruskal C. P., Snir M. A unified theory of interconnection network structure // Theoretical Computer Science. 1986. Vol. 48. P. 75-94.

39. Кристофидес H. Теория графов: Алгоритмический подход. М.: Мир, 1978. 432 с.

40. Суворова Е. А. "Программа расчета количества шагов процесса определения работоспособной конфигурации параллельной системы-на-кристалле". / М.: 50200300205, 2003.

41. Serlin О. Fault-Tolerant Systems in Commercial Applications // Computer. 1984. Aug, Vol. 17, No 8. P. 19-30.

42. Hakimi S. L. and Amin A. T. Characterization of Connection Assignment of Diagnosable Sistems // IEEE Trans. On Computers. 1974. January. 23 p.

43. Agrawal P. RAFT: A recursive algorithm for fault tolerance // International conference on parallel Processing. Proc. IEEE. 1985. P. 814-821.

44. Воробьев B.A., Лаходынова H.B. Реконфигурация отказоустойчивой процессорной матрицы на основе сигналов согласия // Российская академия наук, Сибирское отделение. Автометрия. 1997. № 6.

45. Kuhl J.G., Reddy S. М. Distributed Fault-Tolerance for Large Multiprocessor Systems // In Proceeding of the 7th Annual Symposium on Computer Architecture. IEEE. 1980. May. P. 23-30.

46. A Diagnosis Algorithm for Distributed Computing Systems with Dynamic Failure and Repair / S. H. Hosseini, J. G. Kuhl, S. M. Reddy // IEEE Transactions on Computers C-33 (3). 1984. March. P. 223-233.

47. Practical Applications and Implementation of Distributed System-Level Diagnostic Theory / R. P. Bianchini, Jr. K. Goodwin, D. S. Nydick // In Proceeding of the Twentieth International Symposium on Fault-Tolerant Computing. IEEE. 1990. June. P. 332-339.

48. Bianchini R., Buskens Jr. R. Implementation of On-Line Distributed System-Level Diagnosis Theory // IEEE. Transactions on computers. Spesial issue on Fault Tolerant Computing. 1992. May. 15 p.

49. Вентцель E. С. Теория вероятностей. M.: Наука, 1969. 574 с.

50. IP Creatioi^ntegration Bus protocols limit design reuse of IP / By Ed Smith, Director, Business Development, Sonics Inc // Mountain View, Calif. EE Times. 2000. December 14.

51. Arpaci M., A. John. Buffer management for Shares-Memory ATM Switches // Copeland. IEEE Communication Surveys. 2000. First Quarter. 27 p.

52. VSI. System Level Design. Model Taxonomy. Version 1.0 25 // Virtual Socket Interface Alliance™. 1998. October.

53. Bainbridge W.J. and Furber. S.B. Asynchronous Macrocell Interconnect Using. MARBLE // IEEE. Transactions on computers. 2000. lip.

54. IDT Peripheral Bus (IPBus ™ ) Intermodule Connection Technology Enables Broad Range Of System-Level Integration. // IEEE. Transactions on computers.2000. 4 p.

55. PI-Bus VHDL Toolkit. Version 3.1 // Centre for VLSI and Computer graphic. 1997. 132 P

56. FISHPBus foundation library // Mentor Craphics Corp. 1998. 22 p.

57. Usselmann R. OpenCores SoC Bus Review. Rev. 1.0 // Mentor Craphics Corp. 2001. January. 9 p.

58. Open Core Protocol Specification. Release 1.0 // OCP-IP Association. 2001. 156 p.

59. A Comparison of Five Different Multiprocessor SoC Bus Architectures / Kyeong K. Ryu, Eung Shin, Vinsent J. Mooney. // IEEE. Transactions on computers. 2001. 9 p.

60. AMBA Specification. Revision 2.0. //ARM Limited. 1999. 123 p.

61. Суворова E. А. "Пакет программ расчета характеристик коммуникационных систем на базе коммутатора и на базе шины." / М.: ВНТИЦ, 50200300182,2003.

62. Суворова Е. А. "Пакет программ моделирования и синтеза блока коммуникаций на базе шины AMBA АНВ для систем-на-кристалле." / М.: ВНТИЦ, 50200200640, 2002.

63. Суворова Е. А. "Пакет программ моделирования и синтеза блока коммуникаций на базе коммутатора с интерфейсом АМВА АНВ для систем-на-кристалле." / М.: ВНТИЦ, 50200200623,2002.

64. The SPARC Architecture Manual, Version 8 Revision// SAV080SI9308 SPARC International Inc. 1992. 640 p.

65. Суворова E.A., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003. 576 с.

66. Symmetries and Sense of Direction in Labeled Graphs. / P. Flocchini, A. Roncato, N. Santoro // DAMATH: Discrete Applied Mathematics and Combinatorial Operations Research and Computer Science. 1998. Vol. 87. P 34-40.

67. Folcchini P. Minimal Sense of Direction in Regular Networks // Information Processing Letters. 1997. Vol. 61, N 6. P 331-338.

68. On Edge Numbering of the n-Cube graphs / S. L. Bezrukov, N. Grunwald, K. Weber // Discrete Applied Mathematics. 1993. Vol. 46, No 2. P. 99-116.

69. Суворова E. А. "Программа формирования множества внешних модулей для параллельных систем-на-кристалле." / М.: ВНТИЦ, 50200300046, 2003.

70. Суворова Е. А. "Программа генерации топологии связей между модулями параллельных систем-на-кристалле." / М.: ВНТИЦ, 50200300181,2003.

71. Суворова Е. А. "Программа моделирования процесса определения работоспособной конфигурации параллельной системы-на-кристалле." / М.: ВНТИЦ, 50200300179,2003.

72. Шейнин Ю. Е., Суворова Е. А. Организация связей с внешними каналами в параллельной вычислительной системе-на-кристалле// Тез. докл. 6 научная сессии аспирантов ГУАП. Санкт-Петербург, 2003 г/СПб. РИО ГУАП, 2003 г., стр. 233234.

73. Суворова Е. А. Формирование работоспособной конфигурации при инициализации параллельной вычислительной системы-на-кристалле// Сборник ГУАП/ РИО ГУАП, 2000 г., стр. 343.

74. Вероятностные модели компьютерных архитектур/ Манита А. Д., Филин А. В., Малышем В. А // Фундаментальная и прикладная математика. T3.N1. 1997. Pp. 263-301

75. Майоров С. А., Новиков Г. И., Алиев Т. Н. Основы теории вычислительных систем: Уч. пос. для вузов. М.: Высш. шк, 1991. 345 с.

76. Шейнин Ю. Е., Суворова Е. А. Особенности организации модуля параллельной вычислительной системы на кристалле// Тез. докл. 5 научная сессии аспирантов ГУАП. Санкт-Петербург, 2002 г/СПб. РИО ГУАП, 2002 г., стр. 227-228

77. Основные положения диссертации опубликованы в следующих работах:

78. Суворова Е. А., Шейнин Ю. Е. Проектирование цифровых систем на VHDL., СПб., БХВ-Петербург, 2003 г., 576 с.

79. Суворова Е. А., Шейнин Ю. Е., Язык VHDL для проектирования систем на СБИС. Учебное пособие. СПб., РИО ГУАП, 2001 г., 212 с.

80. Шейнин Ю. Е, Суворова Е. А. Архитектура вычислительного модуля для параллельных систем на кристалле// Тез. докл. всероссийской научно-технической конференции 25 Гагаринские чтения М., 1999 г., стр 336

81. Суворова Е. А. Влияние организации систем-на-кристалле на архитектуру параллельных ВС// Тез. докл. 3-ей научной сессии аспирантов, докторантов и соискателей, апрель 2000 г.: Сборник/ СПб., РИО ГУАП, 2000 г., стр. 191

82. Суворова Е. А. Формирование работоспособной конфигурации при инициализации параллельной вычислительной системы-на-кристалле// Сборник ГУАП/ РИО ГУАП, 2000 г., стр. 232-240

83. Суворова Е. А. Специфика архитектуры систем-на-кристалле// Тез. докл. всероссийской научно-технической конференции 26 Гагаринские чтения М., 2000 г., стр. 256

84. Суворова Е. А. Топология связей вычислительных модулей в параллельных системах на кристалле// Тез. докл. 7 ежегодной международной научно-техническая конференции студентов и аспирантов. МЭИ 2001 г., стр. 304

85. Ю.Шейнин Ю. Е., Суворова Е. А. Организация межмодульных связей в параллельных вычислительных системах на кристалле// Тез. докл. 4 научная сессии аспирантов ГУАП. Санкт-Петербург, 2001 г/СПб. РИО ГУАП, 2001 г., стр. 247

86. П.Шейнин Ю. Е., Суворова Е. А. Особенности организации модуля параллельной вычислительной системы на кристалле// Тез. докл. 5 научная сессии аспирантов ГУАП. Санкт-Петербург, 2002 г/СПб. РИО ГУАП, 2002 г., стр. 432-435

87. Список зарегистрированного программного обеспечения

88. Суворова Е. А. "Программа расчета количества шагов процесса определения работоспособной конфигурации параллельной системы-на-кристалле". / М.: 50200300205,2003.

89. Суворова Е. А. "Пакет программ расчета характеристик коммуникационных систем на базе коммутатора и на базе шины." / М.: ВНТИЦ, 50200300182, 2003.

90. Суворова Е. А. "Пакет программ моделирования и синтеза блока коммуникаций на базе шины АМВА АНВ для систем-на-кристалле." / М.: ВНТИЦ, 50200200640,2002.

91. Суворова Е. А. "Пакет программ моделирования и синтеза блока коммуникаций на базе коммутатора с интерфейсом АМВА АНВ для систем-на-кристалле." / М.: ВНТИЦ, 50200200623,2002.

92. Суворова Е. А. "Программа формирования множества внешних модулей для параллельных систем-на-кристалле." / М.:' ВНТИЦ, 50200300046,2003.

93. Суворова Е. А. "Программа генерации топологии связей между модулями параллельных систем-на-кристалле." /М.: ВНТИЦ, 50200300181, 2003.

94. Суворова Е. А. "Программа моделирования процесса определения работоспособной конфигурации параллельной системы-на-кристалле." /М.: ВНТИЦ, 50200300179,2003